目录1.打开vivado界面2.创建工程 Create Project​编辑3.初始界面4.功能实现第一次我们先用vivado实现D触发器1.打开vivado界面2.创建工程 Create Projectnext选择好工程路径和工程名按如图只勾选一个选择你FPGA板子上的芯片型号注意一定要细心不然就固化不了我这里选择的是Artix-7 xc7a35tcsg324-1 的型号可以根据自己的需求来finish3.初始界面4.功能实现号可以创建顶层文件仿真文件约束文件约束文件也可以直接在pin planning界面规定引脚时直接生成我们要先实现顶层文件设计为了保险起见都要对顶层文件进行仿真验证功能是否正确然后就跑综合约束XDC文件跑实现生成比特流然后就可以上板了xdc文件中规定了引脚约束必不可少D触发器原理平时不管输入 D 怎么变输出 Q 都保持不变只有在时钟上升沿到来的那一瞬间Q 才会把 D 的值 “抄过来”有复位时复位一有效Q 立刻变 0不管时钟。仿真结果仿真分析时间段rstdclk 状态q 预期值验证点0~40ns10多次高低翻转0复位优先级最高Q 恒为 040~60ns011 个上升沿1上升沿采样 D1Q 变 160~80ns001 个上升沿0上升沿采样 D0Q 变 080~100ns101 个上升沿0复位再次生效Q 立即置 0生成比特流结果RTL图顶层文件代码仿真文件代码XDC文件