做核脉冲能谱、激光雷达回波处理或者粒子物理实验的信号前端时经常会遇到一个很尴尬的场景探测器输出的脉冲只有十来个纳秒宽峰值幅度却携带了最关键的物理信息。用几百Msps的ADC直接采数字端倒是爽了模拟前端的带宽和采样时间窗口算下来成本直接起飞用GS/s的方案功耗和价格又压不住。这时候一个可靠的“高速窄脉冲峰值保持电路”就成了性价比极高的选择它把脉冲的峰值幅度抓出来保持到后端ADC慢慢量化。这篇文章就围绕这个电路设计展开适合正在做核探测前端、激光测距、质谱信号处理或者单纯被高速脉冲采集折磨的硬件工程师参考。我会把设计里的矛盾点、拓扑取舍、参数计算、时序配合、PCB布局和实测调试全串起来讲尽量把能直接“抄作业”的经验也写清楚。1. 窄脉冲峰值保持的本质矛盾捕获要快保持要稳1.1 峰值保持电路到底在做什么峰值保持电路的功能一句话就能说清跟踪输入信号的上升过程记住最高点然后把那个电压稳稳送到ADC。听起来简单但实际设计里它永远在“追逐”和“冻结”之间反复切换。追逐阶段要求充电回路足够快输入脉冲的峰一到保持电容上的电压就必须跟到对应的幅度冻结阶段则要求保持节点足够“干净”任何漏电都会让电平往下掉影响测量精度。在慢速脉冲场景下这个切换可以用一个二极管加电容完成因为信号变化慢充电路径有足够时间把电容推到峰值二极管反向漏电也相对可控。但在窄脉冲场景下问题就完全变了。1.2 窄脉冲场景怎么把“峰值保持”问题逼成硬核挑战先说我对“窄脉冲”的定义脉宽从几纳秒到几十纳秒上升沿通常只有1到5纳秒。这种信号带来的第一个问题是时间窗口极短充电回路必须在几个纳秒内完成对保持电容的充电这意味着前级电路的压摆率和带宽要远高于普通运放能提供的水平。第二个问题是精度预算被压缩。假设信号脉宽10ns幅度1V如果电路在峰值附近有1ns的响应误差按正弦波包络估算可能造成1%到2%的幅度误差而在核能谱测量里1%的误差已经足以让能峰明显展宽。更麻烦的是这个误差并不一定是固定偏差它跟脉冲幅度、上升时间、环境温度都有关很难用软件简单校正。第三个问题是保持电容的“小电容”和“低漏电”天然打架。要跟踪快电容就得小充电时间常数才起得来但电容小了保持阶段同样大小的漏电流会产生更大的电压跌落。所以设计的第一性原理是充电回路的驱动能力必须大保持节点的泄漏必须压到极小两者同时满足窄脉冲峰值保持才谈得上有工程可用性。1.3 捕获精度与保持精度两个相互拉扯的指标捕获精度是指保持电容上的最终电压与真实输入峰值的偏差。它受三个因素支配充电通路是否能在峰值前把电容拉到正确电平、关断动作是否发生在峰值点而不是峰值后、以及关断瞬间有没有电荷注入或过冲。保持精度则是电容电压在保持时间内的稳定性主要看漏电流和介电吸收。漏电流的来源包括复位开关的反向漏电、缓冲放大器的输入偏置电流、比较器输入端的漏电、PCB表面漏电甚至空气湿度和助焊剂残留贡献的那部分。每个来源单独看都不大但叠加起来足以让保持时间从微秒级恶化到百纳秒级。这两个指标直接互斥。提高捕获精度最粗暴的办法是增大充电电流、减小保持电容提高保持精度则要求增大电容、降低一切漏电通路。设计者要在这两头之间找平衡点或者用电路技巧把两端解耦比如电容取值由保持时间决定充电能力由前级驱动决定而不是让电容单方面同时承担两项任务。这个思路会贯穿下面所有设计细节。2. 常见峰值保持拓扑的取舍从无源二极管到混合开关方案2.1 最简单的二极管加电容为什么在窄脉冲下不够用教科书上的峰值保持电路就是信号通过二极管给电容充电电容上的电压再经过缓冲输出。输入升到高于电容电压时二极管导通电容跟随输入回落时二极管反偏电容保持。这个电路在低频下能工作但在窄脉冲场景下有两大致命伤。第一是二极管的导通压降和反向恢复时间。硅二极管正向压降0.7V左右对于百毫伏量级的信号直接就把幅度吃掉一大半PIN二极管或肖特基二极管压降稍低但高速版本的反向恢复电荷在纳秒级信号下依然会造成电容过充或者回抽。第二是充电电流受二极管正向特性限制信号源内阻和二极管串联电阻形成的RC时间常数在电容取值稍大时根本追不上纳秒级上升沿。我实测过用BAT54S加22pF电容搭的简单峰值保持器输入一个5ns上升沿、1V幅度、50ns脉宽的脉冲输出峰值比真实值低了差不多80mV而且平坦区有明显向下的斜坡。这种方案只能用于验证概念工程上基本不可用。2.2 运放反馈与超二极管结构精度上来了速度却受限为了消除二极管压降经典做法是把二极管放进运放的反馈环里就是“超二极管”结构。运放输出驱动二极管正端二极管负端接保持电容和反馈支路。由于运放的环路增益会把二极管压降除以放大倍数理论上正向压降被抑制到几乎可以忽略。问题在于运放在这种工作模式下要同时满足两个条件输入级能跟上快速变化的信号输出级能立刻给电容提供充电电流。通用运放的压摆率和输出电流在纳秒级上升沿面前是不够看的。即使用高速运放比如带宽500MHz以上的电流反馈型运放它在峰值点附近进入非线性区后输出级饱和恢复也需要时间这个恢复过程直接导致过冲或者拖尾。我见过有人在超二极管结构后增加一个高速比较器用来检测峰值时刻后直接把充电二极管断开效果比纯运放反馈好但反馈环路的稳定性和恢复时间依然限制了整体速度。这类拓扑适合脉宽在百纳秒以上、幅度精度要求极高的场合比如慢闪烁体能谱测量对我前面定义的窄脉冲场景它并不是首选。2.3 跨导式与电流镜直接充电速度优先的选择真正能追上纳秒级窄脉冲的峰值保持电路大多放弃了“运放强制跟随”的思路改用开环的电压转电流结构。输入信号直接控制跨导级的输出电流这个电流对保持电容充电。跨导级本身不需要很高的开环增益只要保证输出电流和输入电压之间的关系足够单调、足够快即可因为峰值保持真正关心的是“电容电压最终停在哪个电平”而不是每一个瞬间是否精确跟随。一种常见实现是差分对加电流镜输入电压变化使差分对尾电流在两个支路之间重新分配其中一侧的输出电流被电流镜镜像给保持电容充电。差分对的跨导gm越大相同电压差下充电电流越大压摆率越高。这种结构的优点是没有反馈环路不存在环路稳定裕度问题缺点是温度对gm和镜像精度有影响需要在系统里做标定。电流镜直接充电的经典拓扑我也搭过信号通过一个NPN差分对转换成电流再通过PNP电流镜给电容充电实测可以对上升沿2ns、幅度1V的脉冲做到误差在5%以内。但这个精度依赖晶体管的配对特性和温度补偿而且电流镜在晶体管进入饱和或截止时会引入非线性所以它更适合对精度要求不是极高、但对速度要求极高的场合。2.4 比较器控制的采样开关加保持电容工程中最常用的折中现在工程中用得最多的其实是混合结构一个高速比较器用来检测输入电压是否正在越过峰值一个高速模拟开关控制充电通路一个保持电容存储峰值电压再加一个高阻缓冲输出。信号上升时开关导通电容跟随比较器检测到信号开始回落后立刻关闭开关电容上冻结的电压就是近似峰值。这种拓扑的精髓在于把“精确跟随”拆成了两件事电容的充电能力只需要保证斜率够大不用追求线性度比较器的阈值判断只需要保证时刻准确不用参与信号幅度路径。两个功能各用各的高速器件相互之间的牵制被降到最低。设计时的高速开关可以是JFET、GaAs FET或者高速CMOS开关。JFET的优点是导通阻抗低、电荷注入相对可预测缺点是驱动逻辑电平麻烦CMOS开关集成度高、容易驱动但电荷注入是主要误差来源。我常用的做法是输入端用一个P通道JFET串联在信号源和保持电容之间比较器输出控制JFET栅极JFET的漏电流在关断后本来就很低再搭配一个低漏电的复位开关整体性能可以做得比较均衡。3. 参数推演与器件选型先把数学账算清再动手3.1 充电电流与压摆率的估算逻辑设计窄脉冲峰值保持的第一个硬参数是保持电容上的电压变化速率。假设输入脉冲幅度是Vp上升时间为tr那么信号斜率大约是Vp/tr。电容要跟上这个斜率充电电流必须满足I C · dV/dt举一个实际例子脉冲幅度1V上升时间10nsdV/dt0.1V/ns10^8 V/s。如果保持电容取22pF需要的充电电流就是22×10^-12 × 10^8 2.2mA。听起来不大但注意这是平均电流实际上在信号刚起步时电容电压还远低于输入跨导级会输出更大的瞬态电流所以前级峰值电流至少按5到10倍估算也就是10到20mA以上。如果脉冲上升沿更陡比如2ns同样的22pF电容需要的平均电流就会涨到11mA瞬态能力至少50mA。这个电流要求直接决定了跨导级的电源电压和静态功耗。我之前犯过的错误是把跨导级的静态电流压得太低结果信号斜率上来后跨导级进入电流饱和电容没能充到真正的峰值输出一直偏低校正都救不回来。选保持电容也不能光看容量。容量越大充电需要的时间越长容量越小保持阶段的电压跌落越明显。在20pF到100pF之间做权衡对我来说最顺手20pF适合极窄脉宽50pF到100pF适合保持时间要求更高、脉宽在几十纳秒以上的场景。3.2 保持电容、下降速率与介电吸收的三角关系保持阶段最简单的模型是电容并联了若干漏电阻电压按指数或者近似线性的方式下降。漏电流的来源我会单独开一节讲这里先说电容本身的选型。电容介质的选择直接决定介电吸收和漏电。X7R、X5R这类高介电常数陶瓷电容容量密度高但介电吸收效应大而且电容值会随直流偏置电压变化用在峰值保持电路里简直就是灾难。我见过把X7R放在保持节点上结果在保持阶段电压会先往上“爬”一小段再往下掉表面上看是过充实际上是介质极化效应在重新分布电荷。正确选择是C0G/NP0陶瓷电容或者聚丙烯薄膜电容。C0G在贴片封装里最容易买到漏电低、介电吸收小、电压系数几乎为零缺点是容量做不大通常也就几十到几百皮法。聚丙烯薄膜电容的介电吸收比C0G还要低但多为穿孔封装引线电感大在纳秒级脉宽下可能自激或者振铃用途受限。我的原则是信号上升沿大于5ns时可以用聚丙烯上升沿更陡的时候优先用贴片C0G哪怕容量小一点也要用更小的保持电容来保证高频特性。下降速率的粗略估算公式是dV/dt I_leak / C如果保持电容是50pF所有漏电加起来是100pA那下降速率就是2mV/s。这个数字在微秒级保持时间内完全够用。但漏电一旦到1nA量级下降速率就是20mV/s在20微秒的ADC转换时间里会掉0.4mV如果信号本身只有100mV这就是0.4%的误差已经不能忽略。所以测量漏电、压住漏电比单纯选一颗“低漏电电容”重要得多。3.3 复位开关的电荷注入比跑得更快更要紧的是落得准峰值保持电路里有一个常被忽略的误差源复位开关。复位开关的作用是在一次采样完成后把保持电容对地放电让电路回到初始状态准备接收下一个脉冲。理想情况下开关关断后电容两端电压应该完全归零但实际CMOS开关在关断时会把沟道里的电荷注入到电容上产生一个偏移电压。电荷注入量级通常在几十飞库到几皮库之间。假设某开关的电荷注入是0.5pC保持电容是22pF那么产生的电压偏移就是0.5pC / 22pF约23mV。这个偏移如果在每次复位后一致还可以用基线扣除问题是它和信号幅度、开关驱动电压抖动、温度都有关系残差会出现在测量结果里。对付电荷注入有几种办法。一种是采用互补的P管和N管并联用相反的电荷注入相互抵消但这需要精确的门级时序匹配实际效果依赖工艺不能全信。另一种是双管串联结构在开关关断时先关靠近电容一侧的管子让剩余电荷主要注入到远离电容的节点再关另一只管这样可以显著减小注入到电容上的电荷。我自己的经验是选择栅极电容小的专用采样开关同时把复位驱动信号整形到足够陡的边沿电荷注入的重复性会比盲目堆绝对值要好很多。如果条件允许还可以在保持电容和复位开关之间加一个串联电阻比如几百欧姆让开关电荷注入产生的瞬时冲击先经过RC低通再影响电容。这个电阻不会显著影响复位速度但能消化一部分电荷注入尖峰。代价是保持电容上的电压和开关节点之间不再完全一致需要在输出缓冲端做好补偿。4. 峰值时刻判定与复位时序整个系统真正的“大脑”4.1 比较器阈值法与延时匹配怎么判断“峰已经过去”峰值保持电路要正常工作必须有一个信号告诉充电开关“现在到峰了关掉门。”这通常由一个高速比较器完成。比较器的两个输入分别接输入信号和保持电容的输出反馈当输入高于电容电压时比较器输出高电平控制开关导通一旦输入开始回落、低于电容电压比较器翻转开关关断。这个方案看起来很顺但实际有个致命细节比较器有传播延迟。比如一个传播延迟3ns的快速比较器对于上升沿2ns、峰值宽度很快的脉冲信号可能已经越过峰值并下降了3ns比较器才告诉开关“关”。如果电容上电压在峰值后又被继续充了3ns就会出现过冲更糟糕的情况是输入信号回落后开关仍然导通电容电压可能会被输入源拉回去一段导致幅度偏低。解决延迟问题有两条路。第一条是预判用微分电路做“导数过零检测”当dv/dt从正变负时触发关断这个动作发生的时间比输入和电容电压交叉点更早可以抵消一部分比较器延迟。第二条是延迟补偿给充电通路人为加入可调的延迟让电容电压的变化节奏和比较器的节拍匹配起来。我在实际设计中经常两种都用先通过微分电路得到一个提前量再用示波器观察输出峰值误差方向微调补偿量。4.2 三态工作流程跟踪、保持、复位的握手设计一个完整的峰值保持周期包含跟踪态、保持态、复位态。跟踪态里开关导通电容跟随输入保持态里比较器已翻转、开关断开电容电压被冻结等待ADC完成转换复位态结束后开关对地放电电容归零电路回到跟踪态等待下一个脉冲。这三个状态的转换不能靠“随机应变”必须有时序配合。比较器只负责从跟踪态到保持态的跳变这是异步事件因为脉冲到达时刻未知。而从保持态到复位态再到跟踪态通常由后级逻辑控制ADC转换完成后主控给出复位脉冲保持一段固定宽度保证电容充分放电然后再放开复位。复位脉冲宽度是个需要仔细调的参数。太窄电容没有放干净基线会漂移太宽死区时间太长高计数率下丢事件。一个可以当作起点的经验值是复位宽度至少等于5倍复位开关导通电阻与保持电容的乘积再留20%余量。比如复位开关导通电阻50欧姆电容50pF时间常数2.5ns5倍就是12.5ns实际给15到20ns的复位宽度比较安全。但还要考虑晶体管的关断时间和比较器恢复时间所以整体复位周期通常会到100ns量级。4.3 死区时间与高计数率应用的平衡在核脉冲测量这类随机信号场景脉冲到达是泊松分布死区时间直接决定系统能承受的最大计数率。假设死区时间是τ那么系统能处理的最高事件率大约是1/τ但超过这个值后事件丢失或者堆积谱形会畸变。峰值保持电路本身浪费的时间越多留给ADC转换和数字处理的时间就越紧。一种折中方案是“流水线式”工作把峰值检测和ADC采样重叠。峰值到达后比较器翻转锁存保持状态同时立即启动ADC转换转换不需要等脉冲完全结束只要保持电容够稳、输出缓冲建立好就能开始。这样死区的主要来源就只是复位时间和缓冲建立时间通常可以压到几百纳秒以下。如果还想更快可以在复位完成后提前进入跟踪态不必等逻辑完全回到静止状态只要电容上的残余电荷不会影响下一发脉冲的峰值即可这需要实测残余电压来确定复位宽度下限。有一点值得注意复位之后保持电容并不是瞬间停在零电位而是会有一个小的台阶来自开关电荷注入和比较器回滞。处理方式是在数字端做基线估计或者用双采样一次采信号峰值一次采基线做减法。我倾向于后者虽然多一路模拟通路但在高精度能谱测量里它能同时干掉复位残差和大部分低频漂移。5. 窄脉冲PCB布局中的寄生参数控制看不见的敌人5.1 保持节点是整块板上最娇贵的节点原理图设计得再漂亮布局布线不合适窄脉冲峰值保持电路也会在实测阶段原形毕露。整块PCB上最容易出问题的节点就是保持电容和缓冲输入端相连的那个点。这个节点在保持阶段处于高阻状态任何从旁边耦合过来的信号、任何通过PCB基材流过去的漏电流都会直接变成保持电压上的误差。从结构上必须保证这个节点的面积尽量小。电容的一端直接接到缓冲放大器输入引脚中间不要铺大铜皮也不要为了美观画一条粗线铺铜越多越容易收集来自相邻信号层的干扰。如果可能让这个节点走内层外层用地平面或者屏蔽层保护避免它直接面对数字信号或开关节点。复位开关和比较器反馈网络的走线要当作信号通道的一部分来规划不能随意打孔穿层。保持电容的地端要单独回接到模拟地并且靠近器件的电源引脚。如果地回路绕了远路充放电瞬间的电流冲击会在地平面上形成压降表现为峰值附近的振铃。5.2 保护环、板材与封装怎么选高阻节点最有效的漏电抑制手段是保护环。所谓保护环就是在保持节点周围画一圈与它等电位的铜皮通常接到缓冲放大器的输出端。因为环和节点等电位两者之间没有电势差就不会产生表面漏电流外部区域的电位差产生的漏电流会被保护环吸收而不会流进高阻节点。保护环的应用有几个细节。第一环和节点之间的间距不能太近否则寄生电容会加载到保持节点上至少留0.5mm间距。第二保护环要完整闭合并且尽可能靠近敏感引脚根部中间不要断开。第三PCB表面不要涂太多助焊剂残留清洗干净后用三防漆或者聚氨酯涂层覆盖可以大幅抑制湿度引起的表面漏电。板材选择上FR4在干燥条件下勉强够用但环境湿度大或者表面清洁度不够时表面电阻会下降得很快。如果项目要求保持时间很长或者测量精度极高建议在敏感区域用聚四氟乙烯基板材或者直接在保持节点区域挖空FR4用特氟龙绝缘柱把电容和接线端悬空安装这个做法在静电计级别的精密电路里很常见虽然笨一点但效果最好。封装选择上保持电容尽量用贴片C0G封装0603比0402在电压系数和温度系数上略好但0402更小寄生电感更低。关键不是封装尺寸而是保持电容本身的介质和额定电压。耐压要留至少2倍信号幅度余量避免电容在高电压下出现非线性。5.3 信号路径与数字控制信号的分隔原则窄脉冲峰值保持电路里比较器的输出、复位信号、ADC的转换控制信号都属于数字边沿它们跳变时产生的电流尖峰如果耦合到模拟信号路径上会在保持电容上留下毛刺。布局上要尽量把数字控制信号和模拟通路在空间上分开数字地单独走线在电源入口处单点汇合到模拟地。比较器的输出引脚要串一个几百欧姆的电阻限制输出翻转时对内部地和电源的冲击。复位驱动信号要靠近复位开关就近放置驱动电路不给它机会长距离横穿模拟区域。如果板上同时有ADCADC的数字输出总线也不要从保持节点附近穿过。输入信号路径本身要按传输线处理。如果输入来自50欧姆系统输入连接器之后走50欧姆阻抗线到峰值保持电路输入端再接一个50欧姆到地电阻。这样做不仅是为了匹配更关键的是避免反射导致的波形畸变因为窄脉冲的频谱很宽反射回来的能量会在峰值附近叠加产生虚假尖峰或者凹陷。6. 实测调试中的典型问题与排查手段6.1 下降速率过大是电容漏电还是缓冲器输入电流拿到一块刚焊好的板子最先做的实验是给输入端加一个幅度已知的平顶方波幅度缓慢上升让峰值保持电路工作在跟踪态然后瞬间撤掉输入观察保持电容电压的下降曲线。如果发现下降速率明显大于理论估算就要按漏电来源逐个排查。一个容易忽略的来源是缓冲放大器输入保护二极管的反向漏电。很多运放和比较器的输入端并不是真正的高阻内部有ESD保护二极管电压接近电源轨或者超过共模范围时反向漏电会指数增加。所以要确认保持节点的工作电压始终在输入级允许的范围内必要时用外部二极管或者串联电阻做钳位保护让内部ESD管尽量不参与工作。PCB表面漏电的排查方法很实用用热风枪对着保持节点区域加热或者用酒精棉签擦拭后再烘干观察下降速率是否有明显变化。如果有说明是表面污染和湿度在作怪重新清洗并涂覆保护层即可。如果加热后变化不大就基本能锁定是器件漏电需要换更低漏电的型号或者改电路。6.2 峰值过充与平顶毛刺开关关断不及时的典型表现用快速脉冲源给电路输入一个幅度确定、上升沿很陡、宽度足够宽的脉冲观察输出波形。如果保持电压超过输入真实峰值然后缓慢回落说明存在过充。过充的根源通常是开关关断时刻晚于真实峰值点电容被继续充了一小段。这时候要做的是减小比较器延迟、增加微分提前量或者给充电通路人为加一个限流电阻让电容充电速度在接近峰值时自然衰减。另一种常见现象是保持电压平坦区出现一个小尖刺先冲到某个高度迅速跌一点再进入缓慢下降。这个尖刺往往是复位开关的电荷注入或比较器翻转时的电源扰动造成的。处理手段包括优化开关驱动波形、在保持节点和缓冲输出之间加无源滤波以及在时序上让比较器翻转后的几十纳秒内不启动ADC。我调过的板子里最典型的过充案例发生在GaAs FET开关方案上。因为GaAs FET的栅极电容较大栅压快速切换时通过米勒电容往漏极耦合了很大的瞬态电流直接在保持电容上叠加了一个几十毫伏的台阶。后来在栅极驱动回路里串了一个小电阻并且把开关管的漏极电压摆幅限制在必要范围内台阶才压下去。6.3 基线偏移与交流耦合的坑如果输入信号经过交流耦合窄脉冲通过高通滤波器后会产生下冲。峰值保持电路检测到的峰值幅度可能不是原始幅度而是叠加了下冲之后的相对幅度信号宽度不同下冲深度也不同形成一种与计数率相关的谱漂移。这个问题在核脉冲测量里尤其致命因为脉冲宽度可能随粒子类型变化。解决思路是在峰值保持前端做好基线恢复。最简单的做法是用基线恢复电路把信号的直流电平钳位到地确保窄脉冲的下冲不会把峰值底部拉偏。更高级的做法是使用双极性成形和极零相消把脉冲变成更对称的形状但这会拖慢信号速度。在窄脉冲场景我更倾向用无源基线恢复器加在交流耦合之后、峰值保持之前它的恢复时间常数要远大于脉冲宽度但又要足够短以跟踪基线漂移。还有一个和基线有关的坑保持电容复位结束后电容电压不归零而是有一个小的正偏移。如果下一发脉冲紧接着到来这个偏移会直接叠加到新峰值上。排查方法是在高计数率下对比低计数率的能峰位置如果峰位随计数率发生位移基本可以确认是这个残差在作怪。6.4 用快速脉冲源做端到端验证整机调试阶段一定要有一台上升沿足够快的脉冲源至少能产生上升沿1到5ns、幅度可调、宽度可变的脉冲。没有条件的话可以用一个高速比较器加一个小电容放电网络搭一个简易脉冲发生器虽然幅度稳定性差一些但用来验证峰值保持的响应速度足够了。验证流程里先固定脉冲宽度扫输入幅度记录输出峰值做一条幅度线性度曲线。这条曲线能直接看出小信号区域的二极管压降效应、大信号区域的过充趋势以及整体增益偏差。再固定幅度扫脉冲宽度看输出峰值随宽度的变化如果脉宽越窄输出越低说明充电能力不足。最后做重复性和温度测试。用同一个脉冲重复触发看输出峰值的抖动分布。抖动来源有比较器抖动、开关电荷注入波动、电源纹波和热噪声。这个抖动如果过大即便平均了很多次单发测量的精度依然上不去而单发精度恰恰是窄脉冲峰值保持电路存在的意义。调试到后期有一个细节最容易被人忽略示波器探棒本身会加载保持节点。普通10倍无源探头的输入电容大约10到15pF直接接到保持电容上等于给并联了一颗不小的电容不仅改变了电压分配还会让下降速率变快。测保持电压必须用低输入电容的有源FET探头或者干脆通过板上的缓冲输出测不要直接把探头戳在保持节点上。我个人的习惯是在缓冲输出端留一个测试点并且在示波器测量时用来回对比板上缓冲输出和保持节点的波形差异来判断缓冲是否引入失真。如果缓冲输出的信号比保持节点慢很多说明缓冲输入电容太大需要重新选型或者增加一级源跟随。窄脉冲峰值保持电路的可移植性很强同一套设计换不同的探测器前级只需要调整保持电容值和复位时序参数就能覆盖从几纳秒到上百纳秒的脉宽范围。但这个调整不是纯靠仿真算出来的最终都要回到示波器上去看实际波形。把捕获精度和保持精度各自的误差源吃透再结合每一次实测的异常波形反推是哪条寄生路径在作怪这类电路才能真正稳定落地。