综合图像处理硬件平台包括图像信号处理板2块视频处理板1块主控板1块电源板1块VPX背板1块。一、板卡概述图像信号处理板包括2片TI 多核DSP处理器-TMS320C66781片Xilinx FPGA XC7K420T-1FFG11561片Xilinx FPGA XC3S200AN。实现四路千兆以太网输出两路422输出。通过FPGA的GTX ,LVDS实现高速背板互联。采用6u VPX架构。芯片满足工业级要求板卡满足抗震要求。视频信号处理板卡负载对视频信号进行处理返回或输出。板卡采用双 TI 8核DSP处理器 TMSC6678,Xilinx的 K7-XC7K420T处理器 ,Xilinx 的Spartans XC3S200AN处理器TI的MSP430处理器。其中CFPGA负责管理板卡的上电时序时钟配置系统及模块复位等MCU负责检测板卡的温度、电源。二、技术指标支持2个TMS320C6678芯片每片DSP外挂DDR3256M x 64bit容量 Nor Flash 16M x16bit容量4路以太网接口DSP之间通过HyperLink x4 互联支持4 x 3.125Gbps带宽。DSP与K7直接通过RapidIO x4模式互联支持4 x 3.125 Gbp速度DSP 与K7 通过I2cSPIUart,GPIO接口互联。DSP调试为普通JTAG口 FPGA-K7为BPI模式。板卡要求工业级芯片。结构满足抗震要求。板卡采用双电源供电12v~6A5v~1A。三、接口互联设计两片6678通过 Hyperlink x4 3.125Gbps /per Lane 互联。每片6678的SGMII-0通过PHY芯片连接至排针。每片6678的SGMII-1通过PHY芯片连接到VPX-P4。每片6678的PCIe x2 连接至VPX-P3。每片6678和K7通过 SRIO x4 3.125G bps /per Lnae互联。每片6678和K7实现GPIOSPII2CUART互联。每片6678 和CFPGA 实现GPIOSPI互联。K7和CFPGA实现GPIO互联。K7的 GTX x20 分别连接至 VPX的P1P2P3接口K7的LVDS x10 连接至VPX-P5。K7 输出两组422信号连接至VPX-P4。4四、软件代码DDR3读写测试测试NorFlash软件读写测试NandFlash软件读写测试Eeprom读写测试千兆以太网测试支持UDP传输协议HyperLink互联测试NorFlash 程序加载测试K7 DDR3软件读写测试K7 BPI 程序加载测试K7 SPI NorFlash 读写测试DSPA/B和K7 I2C 互联测试DSPA/B和K7 SPI 互联测试DSPA/B和K7 GPIO 互联测试DSPA/B和K7 UART 互联测试DSPA/B和K7 SRIO 互联测试五、物理特性尺寸6U VPX板卡大小为160X233.35mm。工作温度0℃ 55℃ 支持工业级 -40℃ 85℃工作湿度10%80%六、系统搭建七、应用领域软件无线电系统基带信号处理无线仿真平台高速图像采集、处理等。标签: FPGA 信号处理, 车载雷达信号处理, 高密度计算, 高速图像采集, 高速信号处理, 加速计算卡, 卫星通信系统, 信号智能检测, 视频信号处理板卡, 综合图像处理