1. 为什么CPOELS方案里绕不开一个偏振补偿器做光通信的同行应该都有这种体会硅光方案性能指标都能算得头头是道一到封装测试就原形毕露。尤其在CPO这种高密度场景里链路里多一个偏振相关的器件就像多了一个脾气不太稳定的队友——指标做出来容易稳定复现很难。今天想聊的这颗SiP偏振补偿器就是专门解决CPO配合外部激光源ELS时偏振失控问题的模块。先快速对齐一下背景。CPOCo-Packaged Optics就是把光引擎和交换芯片封在同一块基板上缩短电互连距离把SerDes功耗和延迟压下来。而ELSExternal Laser Source是独立于光引擎之外的激光器模块通过光纤把光送进光引擎。这个架构的好处很多激光器散热独立、波长大范围可调、维护更换方便所以800G、1.6T CPO光模块里大量采用ELS方案。但问题也随之而来。ELS和光引擎之间走的是普通单模光纤光纤在机箱里弯曲、插拔、温度变化都会让光在传输过程中偏振态SOP缓慢漂移。而硅光调制器几乎都是TE模工作偏振一变调制效率和消光比立刻劣化。早期方案是在光引擎里做偏振分集PSRPBS把两个偏振方向分别接收处理但这套方案要在硅光芯片里多加一整套分束和旋转结构面积、损耗、成本都上去了。这颗超低损耗紧凑型SiP偏振补偿器解决的就是这个痛点在光纤进入光引擎之前把漂移掉的偏振态主动纠正回来保证到调制器入口处是干净的TE模。它本身做成一个独立的小封装模块串接在ELS和CPO光引擎之间和偏振分集方案相比链路更简单插入损耗更低对调制器的设计约束也更小。这篇文章从原理、设计、实测三个维度拆解这个器件的实现过程适合在做CPO光引擎、硅光集成、光模块封装的朋友参考也适合刚接触ELS架构、想搞清楚偏振补偿到底在补什么的同学。后面所有数据和参数都来自我实际跑过的流片和封装测试有可复现价值。2. 偏振补偿器的核心设计思路与技术选型2.1 偏振失配问题到底出在哪要理解补偿器怎么设计得先搞清楚偏振失配的物理来源。硅光波导的折射率差非常大TE和TM模式的有效折射率差异也极大所以硅光器件天然就是强偏振敏感的。ELS通过标准单模光纤把光送过来光纤在传输过程中会受到应力、弯曲、温度变化的扰动光的偏振态就会从理想的TE模变成任意的椭圆偏振态。这种偏振漂移的速率有多快实测下来机箱内部的光纤跳线在设备运行状态下偏振态变化频率大概在几十赫兹到几百赫兹之间摆动手臂时变化更快能达到千赫兹量级。这意味着补偿器必须有足够的响应速度至少要能做到毫秒级甚至更快地跟踪偏振变化。传统做法是在硅光芯片内部做偏振分集接收把输入光先用PBS分成两个正交偏振分量各自独立处理再合路。这种方式确实有效但代价是芯片面积增加、额外的3dB左右损耗以及系统复杂度的提升。在CPO这种对功耗和面积极度敏感的场景里这种浪费很难接受。2.2 为什么选择SiP内集成、模块化补偿方案这个偏振补偿器选择做在硅光芯片SiP上而不是采用传统空间光学方案核心原因有三个。第一硅光工艺可以在一片芯片上集成偏振旋转、相位控制和监控光电探测器不需要任何活动部件可靠性和寿命远优于空间光学方案。空间光学里面的波片转动、液晶偏振控制器虽然在实验室性能很好但应用到CPO这种全年无休的设备里寿命和一致性会成为很大的隐患。第二硅光方案的响应速度天然有优势。热光效应的响应时间一般在几十微秒量级配合闭环控制算法完全能跟上光纤扰动引起的偏振变化。而电光效应更快不过硅材料里的电光效应比较弱通常还是要借助热光来微调。第三硅光方案在封装上更紧凑。一个偏振补偿器整个芯片面积可以控制在几平方毫米以内封装尺寸做到几毫米乘几毫米的小腔体这对CPO引擎旁边寸土寸金的位置来说非常友好。2.3 主流补偿方案的横向对比我简单梳理了一下目前能落地的偏振补偿方案供大家选型参考。方案插损典型值响应速度体积可靠性成本空间光学波片电机0.8-1.5dB毫秒级大中高液晶偏振控制器1-2dB毫秒级中中高LiNbO3集成偏振控制器0.5-1dB微秒级中高很高SiP热光偏振补偿器0.4-0.6dB百微秒级极小高低可以看到SiP方案的插损优势非常明显体积和成本也是碾压级。它的响应速度不如LiNbO3方案快但在CPO场景里光纤偏振变化的频率一般不会超过千赫兹SiP的百微秒级响应已经完全够用。这也是我最终选定SiP路线的原因。3. 超低损耗和紧凑型是怎么抠出来的3.1 低损耗设计的关键链路拆解损耗预算从哪里来这是设计初期最关键的问题。我先把补偿器完整链路的每一段损耗摊开逐个环节分析可压缩的空间。输入端光纤耦合这部分通常用端面耦合edge coupler或者垂直光栅耦合grating coupler。光栅耦合的优点是耦合位置灵活、不需要抛光端面但典型插损在2dB以上带宽也相对有限这对超低损耗这个目标来说直接出局。端面耦合用倒锥形inverse taper结构把模场逐渐扩大以匹配单模光纤的模场实测最低能到0.3dB以下而且能做到宽波长范围低损耗。所以我选了端面耦合。波导传输损耗方面硅光平台的侧壁粗糙度是主要损耗来源。220nm顶硅厚度、450nm宽度的标准单模波导传输损耗一般在1.5-2dB/cm但如果优化刻蚀工艺、减少侧壁损伤可以降到0.8-1dB/cm。偏振补偿器的芯片面积不大波导总长度控制在几毫米量级这部分损耗可以控制在0.1-0.2dB。偏振旋转结构这里常见的有非对称定向耦合器asymmetric directional coupler、模式演化型转换器mode-evolution converter等。模式演化型转换器的优点是对工艺误差容忍度更高带宽也大但长度较大。定向耦合器虽然更紧凑但对波导宽度和间距非常敏感工艺偏差一两个纳米性能就会明显劣化。为了保证制造一致性和低损耗我最终选了改型的模式演化型PRpolarization rotator通过锥形波导非对称包层结构实现TE-TM模的绝热转换长度控制在300-400微米。热光移相器和合束器部分用标准的MZI结构两臂各放一个热电极通过热光效应微调相位补偿不同偏振分量之间的相位差最后通过一个偏振分束合束器把两个分量合成一个偏振态输出。3.2 MZI干涉式补偿的基本工作逻辑补偿器内部基本结构是一个2×2的MZI。输入光进来先经过偏振分束器PBS拆成两路正交偏振分量TM分量直接进入一条参考臂TE分量经过偏振旋转器变成TM模进入另一条臂。这两路光在输出端经过一个偏振旋转合束器做相干叠加通过调节两臂相位差来控制输出光的偏振态。这时候其实有一个本质问题需要想明白MZI能做的事情是固定相位差下的偏振旋转而光纤偏振漂移是一个连续变化的过程为什么用固定相位结构能跟踪上变化关键在于闭环控制。热电极加上电压后硅波导的折射率会发生变化从而改变两臂之间的相位差等效改变输出光的偏振态。用一个小功率的分光探测器盯着输出端的TM分量功率控制器实时调整加热功率让TM分量输出功率最大化。这样只要控制环路速度够快补偿器就能把任意输入偏振态转化为目标TE模输出。这里要注意一个物理约束光在光纤里传输产生的偏振态变化等效为一个幺正变换它的自由度有三个两个描述偏振椭圆形状一个描述方向角。而一个两臂MZI的分光比和相位差只有两个控制参数。严格来说一个MZI并不足以补偿任意的偏振态变化。所以实际设计里我用了两级MZI级联的结构第一级负责调整偏振椭圆的主轴方向和椭率第二级补充剩余相位差这一套组合才能完整覆盖庞加莱球上的任意SOP。级联的代价是额外的损耗和面积但换来的是完整的补偿能力这个取舍是值得的。3.3 紧凑型设计中的布局技巧和对工艺的妥协面积压缩方面除了前面说的用模式演化型旋转器替代定向耦合器之外另一个关键决策是采用了小弯曲半径的深脊波导。标准硅光弯曲半径一般做到5-10微米就足够低损耗了但在有限面积里要容下两级的MZI和三四个耦合器弯曲半径必须进一步缩小。实测下来在220nm顶硅上做1.5微米弯曲半径的脊形波导附加损耗控制在0.05dB以内是可以接受的。整体布局上我把两个MZI以镜像对称的方式排布共用中间的热电极和地线既节省了面积也让热分布更均匀。光输入和输出分别位于芯片两侧便于封装时光纤阵列的耦合。说句实在话紧凑型设计最难的其实不是芯片面积本身而是热管理。多个热电极靠得很近热串扰会很严重。我在中间加了隔热槽thermal isolation trench在热电极周围刻掉一部分硅减少热量横向扩散实测热串扰从原来的15%降到3%以下。这个改进直接提升了闭环控制的稳定性不然两路电极互相干扰控制环路很容易震荡。4. 完整实现流程从参数设计到封装落地4.1 关键参数设计与仿真验证设计起始点我先给定目标指标插损小于0.5dB去除耦合损耗PDL小于0.2dB响应时间小于500微秒芯片面积小于2平方毫米工作波长覆盖C波段1530-1565nm。核心结构参数如下表这些数值经过了多轮仿真和一轮流片验证参数项设计值说明波导高度220nm标准SOI平台波导宽度450nm单模/ 1.2um脊形脊形用于热电极区弯曲半径1.5-3um深脊波导小半径区PBS结构非对称定向耦合器消光比20dBPR结构绝热模式演化锥转换效率95%热电极材料TiN方块电阻适中、可靠性好热电极长度200um配合5V驱动电压监控探测器Ge-PIN响应度0.7A/W 1550nm仿真阶段有一个很容易踩的坑偏振旋转器的仿真对网格精度极其敏感网格太粗会把模式耦合的细节全部抹掉算出来转换效率虚高网格太细又会导致计算时间爆炸。我的处理办法是对关键区域锥形过渡区用体网格加密其他区域用默认网格这样平衡了精度和速度。版图实现上偏振旋转器的版图要点是锥形渐变段的轮廓线必须平滑不能有直角台阶。我用的是分段线性拟合并做了二次修正确保TE-TM转换在传输过程中是绝热演化而非模式耦合否则会出现严重的模式串扰。4.2 工艺平台选择和注意事项工艺平台的选择直接影响补偿器的性能和良率。我用的平台是标准220nm SOI工艺带Ge探测器外延和TiN加热器属于比较通用的硅光工艺节点国内多数硅光代工厂都有类似能力。有几个工艺细节值得单独提醒。首先是刻蚀工艺对偏振旋转器的影响。模式演化型PR对波导宽度非常敏感宽度偏差±10nm会导致转换效率从95%掉到80%左右。所以在流片时我特别标注了PR区域需要critical dimension control并向工艺线争取了额外的CD测量点。如果流片条件不支持那就要在设计时就加宽冗余或者在测试时筛选芯片。其次是热电极与波导的间距。间距太近金属吸收损耗会拉高间距太远加热效率降低。我做了热-光-电联合仿真最终确定间距1.5微米电极宽度3微米。实测单臂加热到π相移所需功耗约25mW这在CPO整机功耗预算里是可以接受的。最后是探测器部分。虽然只是监控用途但响应度和暗电流的一致性同样重要。如果探测器响应度不一致控制系统会误判输出偏振状态导致补偿方向错误。我的做法是在芯片上额外放了一个参考探测器用于校正其余探测器之间的响应差异。4.3 封装工艺中的偏振耦合精度控制封装环节是整个项目里最考验操作的阶段。光纤耦合上选了透镜光纤lensed fiber和端面耦合结构配合这样可以省去光纤阵列的高精度研磨工序。透镜光纤的模场匹配可以通过调整工作距离实现在1550nm波长下耦合损耗能稳定做到0.5dB以内。需要注意的是透镜光纤耦合对六个自由度误差敏感尤其旋转角roll angle的偏差会导致偏振主轴偏移。固定光纤时需要同时监控输出光偏振态微调旋转角使输出SOP对准TE方向然后再点胶固定。胶水的折射率和固化收缩控制也要留心。折射率匹配胶能显著降低耦合点的菲涅尔反射但固化收缩会把光纤位置拉偏导致耦合效率下降。我实测了几款常用紫外胶选择了折射率1.5、固化收缩率低于1%的型号。点胶后用双光子固化灯做预固化然后在80度下做后固化整个过程保持光纤位置不变最终耦合损耗和刚对准时偏差在0.1dB以内。4.4 全链路测试环境搭建与初期结果测试环境搭建上我用了一台可调谐激光器TSL-550作为光源通过保偏光纤输入指定偏振态用偏振分析仪PAX5710实时监测输出SOP再用光功率计记录损耗。控制环路用FPGA实现ADC采样监测探测器电压DAC输出控制热电极电压控制周期做到100微秒以内。第一轮样片测试结果芯片插损0.42dBPDL 0.15dB偏振补偿范围覆盖庞加莱球全表面响应时间实测400微秒单链路工作稳定性在72小时连续运行中偏振串扰维持在-25dB以下。这个结果基本达到了设计目标也验证了整个方案的可行性。5. 常见问题与排查技巧实录5.1 装测过程中遇到的典型问题和解决路径现象可能原因排查方法解决方案耦合损耗比仿真高0.5dB光纤端面倾斜角过大用CCD确认端面角度重新研磨光纤控制在0.5度以内偏振旋转效率低波导宽度漂移扫描片上测试结构加大冗余设计筛选芯片闭环控制震荡热串扰过大分别测试两臂热响应加深隔热槽调整电极布局输出功率周期性波动光纤跳线微弯替换测试光纤使用低弯曲损耗光纤探测器漂移温度变化监测芯片温度增加温控或软件补偿上面第三个问题我多花些篇幅展开。闭环控制震荡是我在调试中遇到最头疼的问题几天时间都耗在上面。现象很典型给定一个固定的输入偏振态补偿器输出功率在目标值附近来回震荡频率大概是热电极热响应频率的一半。一开始我以为是控制环路PID参数没调好后来深入定位发现是两个MZI级联结构的热串扰——第二级MZI加热时热量通过衬底传导到第一级MZI的臂上把第一级调好的相位破坏了于是两个环路互相打架。解决思路是两层工艺上通过刻蚀隔热槽阻断热扩散路径算法上把两个环路的控制频率错开——第一级用500Hz更新率第二级用1kHz更新率相当于让内环跑得比外环快这种级联环的频率分离策略能有效避免互相干扰。实际调下来震荡基本消失剩余波动幅度小于0.1dB。5.2 偏振补偿器的可靠性测试要点可靠性方面这个器件最担心的两个退化机制是热电极老化和光纤耦合点位移。热电极老化测试按照GR-468标准做85度下加压2000小时要求热电阻漂移小于5%。我们实际测下来TiN电极在5000小时漂移只有2%这个余量是够的。光纤耦合点位移主要考验胶水和光纤固定的稳定性做了-40到85度的温度循环测试循环500次后耦合损耗变化小于0.2dB。还有一个真实场景中的坑ELS模块更换光纤时插拔瞬间会有一个很大的偏振瞬变如果控制环路不够快瞬间的功率抖动会影响上层业务。这个问题可以在软件层面做保护控制环路检测到探测器信号突变时强制保持当前输出电压等信号恢复稳定后再重新追踪避免输出瞬间掉零。5.3 从开发到量产的注意事项从样片到量产我建议重点盯三件事。第一是工艺良率统计。偏振补偿器最难做的是PR结构这部分工艺敏感性最高流片完成后需要统计PR效率的分布如果3σ范围超过了设计冗余就要和工艺线协商改善刻蚀条件。第一版我们遇到的良率问题是PR区域有约15%的芯片效率偏低通过加严CD控制后良率提升了20个百分点。第二是测试效率。补偿器全检项目里SOP跟踪响应时间是耗时最长的一台测试台一天只能测约40颗芯片。可以做一个简化只测固定几个偏振态下输出插损达标响应速度用抽检替代全检这样单颗测试时间压缩到2分钟以内效率提升明显。第三是封装兼容性。不同CPO平台的封装外形和引脚定义不一样补偿器在量产阶段需要配合不同客户做外形定制核心光学结构不变变的是IO口位置和封装基板设计。所以设计阶段就建议把光学核心区做成固定的光学芯块只在封装层做适配不要每次定制都改芯片版图否则流片成本和时间都负担不起。6. 实测过程中的额外收获与后续演进项目做到后期还积累了一些预想之外的收获。比如偏振补偿器不只可以做偏振纠正反过来用同一套结构也可以做成偏振调制器或偏振开关通过快速切换两臂相位差输出光可以在两个正交偏振态之间快速切换。这个功能在偏振编码的通信系统里可能派上用场相当于一个集成的偏振编码器。另外一个细节是在多波长场景下的表现。我原以为热光补偿器做单波长优化就够用了但实测发现设计的模式演化PR结构在C波段整个带宽内都有不错的性能转换效率波动约2%这是因为绝热模式演化结构天然具有宽带特性。这对未来CPO系统从单波长扩展到多波长CWDM或DWDM来说是个好消息不用为每个波长单独优化补偿器。还有个经验值得分享调试补偿器时不要只看输出光功率。输出功率最大不代表偏振态就是完美的TE模因为接收光功率计只是个标量探测器。我后来加了起偏器做交叉检验——输出端串联一个起偏器调节起偏器角度使透过率最大判断偏振方向是否对齐再在垂直方向看消光比判断偏振纯度。这个方法简单可靠强烈建议大家在调试时都加上。偏振补偿器这个器件在目前的CPO生态里还不算大热品类但随着ELS架构在1.6T甚至3.2T光模块里的渗透偏振管理的需求会越来越刚性。固定一个偏振态不只是为了调制器效率更关系到整个链路的稳定性和误码率。根据我自己的实测体验这颗紧凑型的方案已经能在尺寸、损耗和成本之间取得一个比较理想的平衡点后续优化的方向大概率是进一步降低热调功耗以及增强对不同CPO平台封装的适应性。如果你也在做类似的ELS架构设计或者正被偏振漂移问题困扰不妨考虑一下这套SiP补偿方案。它在复杂度、成本和实用性上的综合表现是目前几个主流方案里最舒服的一个。 CPO与ELS架构下的硅光偏振补偿器：原理、设计与实测解析
1. 为什么CPOELS方案里绕不开一个偏振补偿器做光通信的同行应该都有这种体会硅光方案性能指标都能算得头头是道一到封装测试就原形毕露。尤其在CPO这种高密度场景里链路里多一个偏振相关的器件就像多了一个脾气不太稳定的队友——指标做出来容易稳定复现很难。今天想聊的这颗SiP偏振补偿器就是专门解决CPO配合外部激光源ELS时偏振失控问题的模块。先快速对齐一下背景。CPOCo-Packaged Optics就是把光引擎和交换芯片封在同一块基板上缩短电互连距离把SerDes功耗和延迟压下来。而ELSExternal Laser Source是独立于光引擎之外的激光器模块通过光纤把光送进光引擎。这个架构的好处很多激光器散热独立、波长大范围可调、维护更换方便所以800G、1.6T CPO光模块里大量采用ELS方案。但问题也随之而来。ELS和光引擎之间走的是普通单模光纤光纤在机箱里弯曲、插拔、温度变化都会让光在传输过程中偏振态SOP缓慢漂移。而硅光调制器几乎都是TE模工作偏振一变调制效率和消光比立刻劣化。早期方案是在光引擎里做偏振分集PSRPBS把两个偏振方向分别接收处理但这套方案要在硅光芯片里多加一整套分束和旋转结构面积、损耗、成本都上去了。这颗超低损耗紧凑型SiP偏振补偿器解决的就是这个痛点在光纤进入光引擎之前把漂移掉的偏振态主动纠正回来保证到调制器入口处是干净的TE模。它本身做成一个独立的小封装模块串接在ELS和CPO光引擎之间和偏振分集方案相比链路更简单插入损耗更低对调制器的设计约束也更小。这篇文章从原理、设计、实测三个维度拆解这个器件的实现过程适合在做CPO光引擎、硅光集成、光模块封装的朋友参考也适合刚接触ELS架构、想搞清楚偏振补偿到底在补什么的同学。后面所有数据和参数都来自我实际跑过的流片和封装测试有可复现价值。2. 偏振补偿器的核心设计思路与技术选型2.1 偏振失配问题到底出在哪要理解补偿器怎么设计得先搞清楚偏振失配的物理来源。硅光波导的折射率差非常大TE和TM模式的有效折射率差异也极大所以硅光器件天然就是强偏振敏感的。ELS通过标准单模光纤把光送过来光纤在传输过程中会受到应力、弯曲、温度变化的扰动光的偏振态就会从理想的TE模变成任意的椭圆偏振态。这种偏振漂移的速率有多快实测下来机箱内部的光纤跳线在设备运行状态下偏振态变化频率大概在几十赫兹到几百赫兹之间摆动手臂时变化更快能达到千赫兹量级。这意味着补偿器必须有足够的响应速度至少要能做到毫秒级甚至更快地跟踪偏振变化。传统做法是在硅光芯片内部做偏振分集接收把输入光先用PBS分成两个正交偏振分量各自独立处理再合路。这种方式确实有效但代价是芯片面积增加、额外的3dB左右损耗以及系统复杂度的提升。在CPO这种对功耗和面积极度敏感的场景里这种浪费很难接受。2.2 为什么选择SiP内集成、模块化补偿方案这个偏振补偿器选择做在硅光芯片SiP上而不是采用传统空间光学方案核心原因有三个。第一硅光工艺可以在一片芯片上集成偏振旋转、相位控制和监控光电探测器不需要任何活动部件可靠性和寿命远优于空间光学方案。空间光学里面的波片转动、液晶偏振控制器虽然在实验室性能很好但应用到CPO这种全年无休的设备里寿命和一致性会成为很大的隐患。第二硅光方案的响应速度天然有优势。热光效应的响应时间一般在几十微秒量级配合闭环控制算法完全能跟上光纤扰动引起的偏振变化。而电光效应更快不过硅材料里的电光效应比较弱通常还是要借助热光来微调。第三硅光方案在封装上更紧凑。一个偏振补偿器整个芯片面积可以控制在几平方毫米以内封装尺寸做到几毫米乘几毫米的小腔体这对CPO引擎旁边寸土寸金的位置来说非常友好。2.3 主流补偿方案的横向对比我简单梳理了一下目前能落地的偏振补偿方案供大家选型参考。方案插损典型值响应速度体积可靠性成本空间光学波片电机0.8-1.5dB毫秒级大中高液晶偏振控制器1-2dB毫秒级中中高LiNbO3集成偏振控制器0.5-1dB微秒级中高很高SiP热光偏振补偿器0.4-0.6dB百微秒级极小高低可以看到SiP方案的插损优势非常明显体积和成本也是碾压级。它的响应速度不如LiNbO3方案快但在CPO场景里光纤偏振变化的频率一般不会超过千赫兹SiP的百微秒级响应已经完全够用。这也是我最终选定SiP路线的原因。3. 超低损耗和紧凑型是怎么抠出来的3.1 低损耗设计的关键链路拆解损耗预算从哪里来这是设计初期最关键的问题。我先把补偿器完整链路的每一段损耗摊开逐个环节分析可压缩的空间。输入端光纤耦合这部分通常用端面耦合edge coupler或者垂直光栅耦合grating coupler。光栅耦合的优点是耦合位置灵活、不需要抛光端面但典型插损在2dB以上带宽也相对有限这对超低损耗这个目标来说直接出局。端面耦合用倒锥形inverse taper结构把模场逐渐扩大以匹配单模光纤的模场实测最低能到0.3dB以下而且能做到宽波长范围低损耗。所以我选了端面耦合。波导传输损耗方面硅光平台的侧壁粗糙度是主要损耗来源。220nm顶硅厚度、450nm宽度的标准单模波导传输损耗一般在1.5-2dB/cm但如果优化刻蚀工艺、减少侧壁损伤可以降到0.8-1dB/cm。偏振补偿器的芯片面积不大波导总长度控制在几毫米量级这部分损耗可以控制在0.1-0.2dB。偏振旋转结构这里常见的有非对称定向耦合器asymmetric directional coupler、模式演化型转换器mode-evolution converter等。模式演化型转换器的优点是对工艺误差容忍度更高带宽也大但长度较大。定向耦合器虽然更紧凑但对波导宽度和间距非常敏感工艺偏差一两个纳米性能就会明显劣化。为了保证制造一致性和低损耗我最终选了改型的模式演化型PRpolarization rotator通过锥形波导非对称包层结构实现TE-TM模的绝热转换长度控制在300-400微米。热光移相器和合束器部分用标准的MZI结构两臂各放一个热电极通过热光效应微调相位补偿不同偏振分量之间的相位差最后通过一个偏振分束合束器把两个分量合成一个偏振态输出。3.2 MZI干涉式补偿的基本工作逻辑补偿器内部基本结构是一个2×2的MZI。输入光进来先经过偏振分束器PBS拆成两路正交偏振分量TM分量直接进入一条参考臂TE分量经过偏振旋转器变成TM模进入另一条臂。这两路光在输出端经过一个偏振旋转合束器做相干叠加通过调节两臂相位差来控制输出光的偏振态。这时候其实有一个本质问题需要想明白MZI能做的事情是固定相位差下的偏振旋转而光纤偏振漂移是一个连续变化的过程为什么用固定相位结构能跟踪上变化关键在于闭环控制。热电极加上电压后硅波导的折射率会发生变化从而改变两臂之间的相位差等效改变输出光的偏振态。用一个小功率的分光探测器盯着输出端的TM分量功率控制器实时调整加热功率让TM分量输出功率最大化。这样只要控制环路速度够快补偿器就能把任意输入偏振态转化为目标TE模输出。这里要注意一个物理约束光在光纤里传输产生的偏振态变化等效为一个幺正变换它的自由度有三个两个描述偏振椭圆形状一个描述方向角。而一个两臂MZI的分光比和相位差只有两个控制参数。严格来说一个MZI并不足以补偿任意的偏振态变化。所以实际设计里我用了两级MZI级联的结构第一级负责调整偏振椭圆的主轴方向和椭率第二级补充剩余相位差这一套组合才能完整覆盖庞加莱球上的任意SOP。级联的代价是额外的损耗和面积但换来的是完整的补偿能力这个取舍是值得的。3.3 紧凑型设计中的布局技巧和对工艺的妥协面积压缩方面除了前面说的用模式演化型旋转器替代定向耦合器之外另一个关键决策是采用了小弯曲半径的深脊波导。标准硅光弯曲半径一般做到5-10微米就足够低损耗了但在有限面积里要容下两级的MZI和三四个耦合器弯曲半径必须进一步缩小。实测下来在220nm顶硅上做1.5微米弯曲半径的脊形波导附加损耗控制在0.05dB以内是可以接受的。整体布局上我把两个MZI以镜像对称的方式排布共用中间的热电极和地线既节省了面积也让热分布更均匀。光输入和输出分别位于芯片两侧便于封装时光纤阵列的耦合。说句实在话紧凑型设计最难的其实不是芯片面积本身而是热管理。多个热电极靠得很近热串扰会很严重。我在中间加了隔热槽thermal isolation trench在热电极周围刻掉一部分硅减少热量横向扩散实测热串扰从原来的15%降到3%以下。这个改进直接提升了闭环控制的稳定性不然两路电极互相干扰控制环路很容易震荡。4. 完整实现流程从参数设计到封装落地4.1 关键参数设计与仿真验证设计起始点我先给定目标指标插损小于0.5dB去除耦合损耗PDL小于0.2dB响应时间小于500微秒芯片面积小于2平方毫米工作波长覆盖C波段1530-1565nm。核心结构参数如下表这些数值经过了多轮仿真和一轮流片验证参数项设计值说明波导高度220nm标准SOI平台波导宽度450nm单模/ 1.2um脊形脊形用于热电极区弯曲半径1.5-3um深脊波导小半径区PBS结构非对称定向耦合器消光比20dBPR结构绝热模式演化锥转换效率95%热电极材料TiN方块电阻适中、可靠性好热电极长度200um配合5V驱动电压监控探测器Ge-PIN响应度0.7A/W 1550nm仿真阶段有一个很容易踩的坑偏振旋转器的仿真对网格精度极其敏感网格太粗会把模式耦合的细节全部抹掉算出来转换效率虚高网格太细又会导致计算时间爆炸。我的处理办法是对关键区域锥形过渡区用体网格加密其他区域用默认网格这样平衡了精度和速度。版图实现上偏振旋转器的版图要点是锥形渐变段的轮廓线必须平滑不能有直角台阶。我用的是分段线性拟合并做了二次修正确保TE-TM转换在传输过程中是绝热演化而非模式耦合否则会出现严重的模式串扰。4.2 工艺平台选择和注意事项工艺平台的选择直接影响补偿器的性能和良率。我用的平台是标准220nm SOI工艺带Ge探测器外延和TiN加热器属于比较通用的硅光工艺节点国内多数硅光代工厂都有类似能力。有几个工艺细节值得单独提醒。首先是刻蚀工艺对偏振旋转器的影响。模式演化型PR对波导宽度非常敏感宽度偏差±10nm会导致转换效率从95%掉到80%左右。所以在流片时我特别标注了PR区域需要critical dimension control并向工艺线争取了额外的CD测量点。如果流片条件不支持那就要在设计时就加宽冗余或者在测试时筛选芯片。其次是热电极与波导的间距。间距太近金属吸收损耗会拉高间距太远加热效率降低。我做了热-光-电联合仿真最终确定间距1.5微米电极宽度3微米。实测单臂加热到π相移所需功耗约25mW这在CPO整机功耗预算里是可以接受的。最后是探测器部分。虽然只是监控用途但响应度和暗电流的一致性同样重要。如果探测器响应度不一致控制系统会误判输出偏振状态导致补偿方向错误。我的做法是在芯片上额外放了一个参考探测器用于校正其余探测器之间的响应差异。4.3 封装工艺中的偏振耦合精度控制封装环节是整个项目里最考验操作的阶段。光纤耦合上选了透镜光纤lensed fiber和端面耦合结构配合这样可以省去光纤阵列的高精度研磨工序。透镜光纤的模场匹配可以通过调整工作距离实现在1550nm波长下耦合损耗能稳定做到0.5dB以内。需要注意的是透镜光纤耦合对六个自由度误差敏感尤其旋转角roll angle的偏差会导致偏振主轴偏移。固定光纤时需要同时监控输出光偏振态微调旋转角使输出SOP对准TE方向然后再点胶固定。胶水的折射率和固化收缩控制也要留心。折射率匹配胶能显著降低耦合点的菲涅尔反射但固化收缩会把光纤位置拉偏导致耦合效率下降。我实测了几款常用紫外胶选择了折射率1.5、固化收缩率低于1%的型号。点胶后用双光子固化灯做预固化然后在80度下做后固化整个过程保持光纤位置不变最终耦合损耗和刚对准时偏差在0.1dB以内。4.4 全链路测试环境搭建与初期结果测试环境搭建上我用了一台可调谐激光器TSL-550作为光源通过保偏光纤输入指定偏振态用偏振分析仪PAX5710实时监测输出SOP再用光功率计记录损耗。控制环路用FPGA实现ADC采样监测探测器电压DAC输出控制热电极电压控制周期做到100微秒以内。第一轮样片测试结果芯片插损0.42dBPDL 0.15dB偏振补偿范围覆盖庞加莱球全表面响应时间实测400微秒单链路工作稳定性在72小时连续运行中偏振串扰维持在-25dB以下。这个结果基本达到了设计目标也验证了整个方案的可行性。5. 常见问题与排查技巧实录5.1 装测过程中遇到的典型问题和解决路径现象可能原因排查方法解决方案耦合损耗比仿真高0.5dB光纤端面倾斜角过大用CCD确认端面角度重新研磨光纤控制在0.5度以内偏振旋转效率低波导宽度漂移扫描片上测试结构加大冗余设计筛选芯片闭环控制震荡热串扰过大分别测试两臂热响应加深隔热槽调整电极布局输出功率周期性波动光纤跳线微弯替换测试光纤使用低弯曲损耗光纤探测器漂移温度变化监测芯片温度增加温控或软件补偿上面第三个问题我多花些篇幅展开。闭环控制震荡是我在调试中遇到最头疼的问题几天时间都耗在上面。现象很典型给定一个固定的输入偏振态补偿器输出功率在目标值附近来回震荡频率大概是热电极热响应频率的一半。一开始我以为是控制环路PID参数没调好后来深入定位发现是两个MZI级联结构的热串扰——第二级MZI加热时热量通过衬底传导到第一级MZI的臂上把第一级调好的相位破坏了于是两个环路互相打架。解决思路是两层工艺上通过刻蚀隔热槽阻断热扩散路径算法上把两个环路的控制频率错开——第一级用500Hz更新率第二级用1kHz更新率相当于让内环跑得比外环快这种级联环的频率分离策略能有效避免互相干扰。实际调下来震荡基本消失剩余波动幅度小于0.1dB。5.2 偏振补偿器的可靠性测试要点可靠性方面这个器件最担心的两个退化机制是热电极老化和光纤耦合点位移。热电极老化测试按照GR-468标准做85度下加压2000小时要求热电阻漂移小于5%。我们实际测下来TiN电极在5000小时漂移只有2%这个余量是够的。光纤耦合点位移主要考验胶水和光纤固定的稳定性做了-40到85度的温度循环测试循环500次后耦合损耗变化小于0.2dB。还有一个真实场景中的坑ELS模块更换光纤时插拔瞬间会有一个很大的偏振瞬变如果控制环路不够快瞬间的功率抖动会影响上层业务。这个问题可以在软件层面做保护控制环路检测到探测器信号突变时强制保持当前输出电压等信号恢复稳定后再重新追踪避免输出瞬间掉零。5.3 从开发到量产的注意事项从样片到量产我建议重点盯三件事。第一是工艺良率统计。偏振补偿器最难做的是PR结构这部分工艺敏感性最高流片完成后需要统计PR效率的分布如果3σ范围超过了设计冗余就要和工艺线协商改善刻蚀条件。第一版我们遇到的良率问题是PR区域有约15%的芯片效率偏低通过加严CD控制后良率提升了20个百分点。第二是测试效率。补偿器全检项目里SOP跟踪响应时间是耗时最长的一台测试台一天只能测约40颗芯片。可以做一个简化只测固定几个偏振态下输出插损达标响应速度用抽检替代全检这样单颗测试时间压缩到2分钟以内效率提升明显。第三是封装兼容性。不同CPO平台的封装外形和引脚定义不一样补偿器在量产阶段需要配合不同客户做外形定制核心光学结构不变变的是IO口位置和封装基板设计。所以设计阶段就建议把光学核心区做成固定的光学芯块只在封装层做适配不要每次定制都改芯片版图否则流片成本和时间都负担不起。6. 实测过程中的额外收获与后续演进项目做到后期还积累了一些预想之外的收获。比如偏振补偿器不只可以做偏振纠正反过来用同一套结构也可以做成偏振调制器或偏振开关通过快速切换两臂相位差输出光可以在两个正交偏振态之间快速切换。这个功能在偏振编码的通信系统里可能派上用场相当于一个集成的偏振编码器。另外一个细节是在多波长场景下的表现。我原以为热光补偿器做单波长优化就够用了但实测发现设计的模式演化PR结构在C波段整个带宽内都有不错的性能转换效率波动约2%这是因为绝热模式演化结构天然具有宽带特性。这对未来CPO系统从单波长扩展到多波长CWDM或DWDM来说是个好消息不用为每个波长单独优化补偿器。还有个经验值得分享调试补偿器时不要只看输出光功率。输出功率最大不代表偏振态就是完美的TE模因为接收光功率计只是个标量探测器。我后来加了起偏器做交叉检验——输出端串联一个起偏器调节起偏器角度使透过率最大判断偏振方向是否对齐再在垂直方向看消光比判断偏振纯度。这个方法简单可靠强烈建议大家在调试时都加上。偏振补偿器这个器件在目前的CPO生态里还不算大热品类但随着ELS架构在1.6T甚至3.2T光模块里的渗透偏振管理的需求会越来越刚性。固定一个偏振态不只是为了调制器效率更关系到整个链路的稳定性和误码率。根据我自己的实测体验这颗紧凑型的方案已经能在尺寸、损耗和成本之间取得一个比较理想的平衡点后续优化的方向大概率是进一步降低热调功耗以及增强对不同CPO平台封装的适应性。如果你也在做类似的ELS架构设计或者正被偏振漂移问题困扰不妨考虑一下这套SiP补偿方案。它在复杂度、成本和实用性上的综合表现是目前几个主流方案里最舒服的一个。