1. 从三个指标看透一颗MOS管的高频真实力很多刚接触模拟电路设计的朋友选MOS管的时候习惯性地只看两个参数耐压和导通电阻。打开规格书找到VDS和RDS(on)觉得差不多就定了。这个做法在低频开关场景下问题不大但一旦信号频率上了兆赫兹级别或者你做的是一级高增益放大电路光看这两个参数是远远不够的。我自己早期做射频前端的时候就吃过这个亏——选了一颗导通电阻很低、耐压也够的管子结果电路一上电增益远低于仿真预期带宽也窄得可怜。后来回头翻规格书才发现跨导效率、截止频率、本征增益这三个指标一个比一个难看。这三个参数——跨导效率gm/ID、截止频率fT、本征增益gm·ro——是衡量MOS管在模拟/射频电路中“真实力”的核心标尺。它们不像耐压和导通电阻那样直观但决定了你的电路能做到多高的增益、多宽的带宽、多低的功耗。这篇文章我会从物理原理出发结合实测数据和仿真验证把这三个参数彻底拆开讲清楚。不管你是正在做运放设计、射频前端还是只是想搞清楚MOS管规格书里那些曲线到底在说什么这篇文章都值得你花时间读完。2. 跨导效率gm/ID低功耗设计的“黄金标尺”2.1 gm/ID到底在衡量什么先把这个概念说清楚。跨导效率的定义是跨导gm除以漏极电流ID单位是1/V或者V⁻¹。它的物理含义是每消耗一单位电流你能换来多少跨导。跨导越大意味着栅极电压对漏极电流的控制能力越强放大能力越好。为什么这个指标重要因为在低功耗设计里电流就是“预算”。你手上的功耗预算就那么多怎么花最划算gm/ID告诉你答案。gm/ID越高说明你用同样的电流换到了更大的gm放大效率越高。这里有一个很关键的认知gm/ID不是固定值它随偏置点变化。在弱反型区亚阈值区gm/ID达到最大值理论上可以接近1/(n·VT)室温下大约在25~30 V⁻¹左右n是亚阈值斜率因子通常1.3~1.5VT是热电压约26mV。在强反型区gm/ID会降到5~10 V⁻¹甚至更低。这意味着什么同样一颗管子你把它偏置在弱反型区跨导效率是强反型区的3~5倍。但弱反型区也有代价截止频率低、本征增益虽然高但速度慢、匹配性差。所以gm/ID本质上是一个设计折中的坐标轴——你沿着这条轴滑动就是在功耗、速度、增益之间做取舍。2.2 从规格书曲线读出gm/ID大部分MOS管规格书不会直接给你gm/ID曲线但你可以从转移特性曲线ID vs. VGS自己算出来。方法很简单在转移特性曲线上取一个偏置点读出ID和对应的VGS。在同一个VGS附近取微小增量ΔVGS读出对应的ΔID。gm ΔID/ΔVGS然后gm/ID gm除以ID。更实用的做法是用仿真工具直接扫描。以LTspice为例你可以搭一个简单的测试电路固定VDS在饱和区比如VDS VDD/2扫描VGS从0到VDD同时用表达式计算gm/ID。LTspice里可以用.step命令配合.meas语句自动提取不同偏置点的gm/ID值。我实测过一颗常见的0.18μm工艺NMOSW/L 10/0.18VDS 0.9V。扫描结果如下VGS (V)ID (μA)gm (μS)gm/ID (V⁻¹)反型区0.351.22823.3弱反型0.458.59511.2中反型0.55322106.6强反型0.701204804.0深强反型这张表传递的信息很明确从弱反型到强反型gm/ID下降了近6倍。如果你做的是低功耗传感器接口电路ID预算只有几微安那必须把管子偏置在弱反型区gm/ID拉到20以上才划算。但如果你做的是GHz级别的LNA弱反型区的fT根本不够用只能牺牲gm/ID去换速度。2.3 用gm/ID方法设计偏置点的实操流程传统设计方法是从VGS和VDS出发先定偏置电压再算电流。但gm/ID设计方法反过来先定gm/ID即先定效率再推VGS和ID。这个思路在低功耗设计里非常高效具体步骤如下第一步确定gm需求。根据电路指标反推。比如你要做一级共源放大器增益AV -gm·RD带宽BW 1/(2π·RD·CL)。联立两个方程你可以解出所需的gm和RD。第二步选定gm/ID。如果功耗优先选gm/ID 20~25如果速度优先选gm/ID 5~10折中方案选12~15。这个选择直接决定了管子工作在哪个反型区。第三步查表或仿真确定W/L。有了gm/ID和ID你可以通过工艺的gm/ID vs. ID/(W/L)曲线查出所需的归一化电流密度然后反推W/L。第四步验证。把算出的W/L代入仿真检查fT和本征增益是否满足要求。如果不满足回到第二步调整gm/ID。注意gm/ID方法的核心优势在于它把“效率”这个抽象概念变成了可量化的设计变量。但它的局限是依赖工艺库的准确性——如果你用的模型不准查出来的W/L会有偏差。建议仿真验证后再流片。2.4 实测中容易踩的坑第一个坑忽略温度对gm/ID的影响。弱反型区的gm/ID与温度强相关。温度升高时VT增大亚阈值斜率变缓gm/ID会下降。我做过一个低功耗LDO室温下gm/ID 22到了85°C降到了17左右环路增益掉了近20%。如果你的电路工作温度范围宽一定要在最高温度下验证。第二个坑把gm/ID和gm混淆。gm/ID高不代表gm绝对值大。一颗管子偏置在弱反型区gm/ID可能很高但gm本身可能只有几十微西门子。如果你的电路需要驱动大电容负载光有高效率不够还需要足够的gm绝对值。第三个坑忽略版图寄生。仿真里算出来的gm/ID是基于本征管子的但实际版图中源极和漏极的串联电阻、栅极电阻都会降低有效gm。尤其是深亚微米工艺源漏串联电阻可能占到总电阻的10%~20%gm/ID会相应下降。3. 截止频率fT速度的物理极限在哪里3.1 fT的物理定义与推导截止频率fT的定义是当MOS管的电流增益降到1即0dB时对应的频率。换句话说在这个频率以上管子已经不能提供电流放大了。它是衡量MOS管速度能力的核心指标。从物理推导来看fT的表达式是fT gm / (2π·(Cgs Cgd))其中Cgs是栅源电容Cgd是栅漏电容。在饱和区Cgd通常远小于Cgs因为漏极被夹断区隔离所以近似为fT ≈ gm / (2π·Cgs)再进一步Cgs ≈ (2/3)·W·L·Coxgm μ·Cox·(W/L)·(VGS - VTH)代入后可以得到fT ≈ (3·μ·(VGS - VTH)) / (4π·L²)这个简化公式揭示了一个极其重要的结论fT与沟道长度的平方成反比。也就是说你把L缩小一半fT提高4倍。这就是为什么射频电路总是用最小沟道长度的管子——不是为了省面积而是为了速度。但这里有一个反直觉的地方fT和偏置电流无关在强反型区近似成立。因为gm和Cgs都正比于W比值抵消了Wgm正比于过驱动电压而Cgs不随过驱动电压变化所以fT正比于过驱动电压。这意味着提高过驱动电压可以提高fT但代价是gm/ID下降、功耗增加。3.2 用LTspice仿真fT的完整步骤很多人问“LTspice怎么做截止频率的仿真”其实方法不复杂但细节容易出错。我把自己常用的流程整理如下第一步搭建测试电路。在LTspice里放一颗MOS管比如NMOS栅极加直流偏置VGS漏极加直流偏置VDS确保管子工作在饱和区。源极接地。第二步加AC激励。在栅极串联一个AC电压源幅度设为1V进行AC扫描。频率范围从1Hz到100GHz每十倍频程取20个点。第三步测量电流增益。在漏极串联一个0V的电压源作为电流探针测量漏极电流的AC分量。电流增益 |ID(AC)| / |IG(AC)|。由于栅极电流近似为0忽略栅极漏电实际上你需要测量的是ID(AC)与输入电流的比值。更常用的方法是在栅极加AC电压源测量漏极电流然后电流增益 |ID| / (|VGS| · 2π·f·Cgs)。但这样比较绕。更直接的方法在栅极加AC电流源幅度1A测量栅极电压VGS(AC)那么输入阻抗Zin VGS/1A。电流增益 1/(2π·f·Cgs·|Zin|)。当电流增益1时对应的频率就是fT。最简洁的方法用LTspice的.meas语句直接提取。在AC分析后用.meas AC fT WHEN mag(ID(Vsense)) 1其中Vsense是漏极串联的0V电压源。这样LTspice会自动找到电流增益穿越0dB的频率点。我实测了一颗0.18μm NMOSW/L 10/0.18VDS 0.9V不同VGS下的fTVGS (V)ID (μA)gm (μS)Cgs (fF)fT (GHz)0.43.25212.50.660.51814512.81.800.65531013.23.740.818068014.07.73可以看到fT从0.66GHz提升到了7.73GHz提升了近12倍而ID只增加了56倍。这说明提高过驱动电压对fT的提升效率远高于提高电流。但代价是gm/ID从16.3降到了3.8功耗效率大幅下降。3.3 fT与版图寄生的关系仿真里算出来的fT是“本征fT”实际芯片上你能得到的“外在fT”会低不少。原因有三个栅极电阻Rg。多晶硅栅极有电阻尤其是窄沟道器件。Rg会引入一个极点降低高频增益。在毫米波频段Rg可能让fT下降20%~30%。解决办法是用金属硅化物栅极或者多指结构降低Rg。源漏串联电阻Rs和Rd。这些电阻会降低有效gm从而降低fT。在深亚微米工艺中Rs和Rd可能占到总电阻的15%以上。用开尔文接法Kelvin connection可以减小这部分影响。衬底寄生电容。源漏结电容会通过衬底耦合到地增加输出负载间接影响fT。在射频布局中要用保护环guard ring和深N阱来隔离。提示如果你做的是射频电路规格书上的fT通常是在特定偏置下测的实际工作偏置可能不同。一定要在目标偏置点重新仿真或测量。3.4 一个常见的误解fT高就一定好吗不一定。fT高只说明管子“能跑这么快”但不代表在这个速度下增益还够用。实际上fT和本征增益之间存在根本性的折中。你提高过驱动电压来拉高fTgm/ID下降本征增益gm·ro也会下降。所以射频电路设计从来不是在追求最高fT而是在fT和增益之间找平衡点。我见过不少新手选管子只看fT选了一颗fT 100GHz的管子结果发现增益只有10dB根本不够用。正确的做法是先确定你需要的增益和带宽然后反推所需的fT和gm·ro再选管子。4. 本征增益gm·ro一颗管子最多能放大多少倍4.1 本征增益的物理含义本征增益的定义是gm乘以输出电阻ro它是一个无量纲的比值代表一颗MOS管在理想电流源负载下能提供的最大电压增益。注意“本征”两个字——它排除了负载的影响纯粹衡量管子自身的放大能力。为什么叫“本征”因为在实际电路中你的负载不可能是理想电流源。如果负载电阻是RD那么实际增益是-gm·(ro||RD)一定小于gm·ro。所以本征增益是一个理论上限告诉你这颗管子最多能放大多少倍。ro的物理来源是沟道长度调制效应。在饱和区漏极电压升高时有效沟道长度会略微缩短导致ID略微增大。这个效应可以用Early电压VA来描述ro VA/ID。而VA正比于沟道长度L所以ro正比于L/ID。结合gm的表达式本征增益可以写成gm·ro gm·(VA/ID) (gm/ID)·VA这个公式非常漂亮它把本征增益分解成了两个因子的乘积跨导效率gm/ID和Early电压VA。这意味着要提高本征增益要么提高gm/ID偏置到弱反型区要么提高VA增加沟道长度。但增加L会降低fTfT正比于1/L²所以本征增益和速度之间存在直接折中。4.2 不同沟道长度下的本征增益实测我用同一工艺、同一W10μm的NMOS改变L从0.18μm到2μm在相同的gm/ID 15下测量本征增益L (μm)VA (V)gm/ID (V⁻¹)gm·rofT (GHz)0.185.215788.20.512.5151881.11.022153300.282.038155700.07这张表的信息量很大。L从0.18μm增加到2μm本征增益从78提升到了570提升了7.3倍但fT从8.2GHz降到了0.07GHz下降了117倍。这就是模拟电路设计中最经典的折中增益换速度。在实际设计中如果你做的是音频放大器带宽20kHzL 2μm完全够用本征增益570意味着你可以轻松做到60dB以上的开环增益。但如果你做的是5G射频前端带宽28GHzL必须用0.18μm甚至更小本征增益只有78约38dB你需要用多级级联来补增益。4.3 用gm/ID和VA快速估算本征增益在实际项目中我经常用这个方法来快速估算先定gm/ID再查VA两者相乘就是本征增益。这个方法的优势是它把偏置点和工艺参数解耦了。具体操作根据功耗预算确定gm/ID。比如低功耗场景选20高速场景选8。根据工艺库查该L下的VA。通常0.18μm工艺VA在5~8V0.13μm在3~5V28nm在1~2V。本征增益 gm/ID × VA。举个例子0.18μm工艺L 0.5μmVA 12V。如果gm/ID 20本征增益 240约47.6dB。如果gm/ID 8本征增益 96约39.6dB。差了8dB这就是偏置点选择带来的增益差异。注意这个估算方法假设管子工作在饱和区且沟道长度调制是ro的主要来源。在短沟道器件中漏致势垒降低DIBL也会贡献输出电导实际ro会比VA/ID更低。所以估算值偏乐观实际仿真验证是必须的。4.4 提高本征增益的三种手段及其代价手段一增加沟道长度L。最直接的方法。L增加一倍VA大约增加一倍本征增益提升6dB。代价是fT下降4倍面积增加一倍。手段二降低过驱动电压提高gm/ID。把管子偏置到弱反型区gm/ID从10提升到25本征增益提升约8dB。代价是fT下降、匹配性变差、速度变慢。手段三使用cascode结构。这不是提高单管本征增益而是通过堆叠管子把输出电阻提高gm·ro倍。代价是电压余度减少不适合低电压设计。这三种手段可以组合使用。我通常的做法是先用cascode把增益拉到位然后适当增加L来降低对偏置点的敏感度最后用gm/ID微调。这样可以在速度、增益、功耗之间找到最佳平衡。5. 三个参数的联合折中从理论到实战5.1 用一张图理解三者的关系把gm/ID、fT、gm·ro放在同一张图上你会发现它们构成了一个三角折中关系提高gm/ID → 本征增益上升但fT下降。提高fT → 需要增大过驱动电压或减小L → gm/ID下降本征增益下降。提高本征增益 → 增加L或提高gm/ID → fT下降。三者不可能同时最优。你只能根据应用场景选择优先满足哪两个。应用场景优先参数典型gm/ID典型L典型fT低功耗传感器接口gm/ID、本征增益20~251~2μm1GHz音频放大器本征增益15~201~2μm1GHz高速运放fT、本征增益10~150.5~1μm1~5GHz射频LNAfT5~10最小L10GHz开关电源fT、gm/ID8~120.5~1μm1~3GHz这张表是我多年经验的总结但注意它只是起点。实际设计中你还需要考虑噪声、匹配、线性度等因素这些会进一步约束你的选择。5.2 一个完整的LNA设计实例假设你要设计一个2.4GHz的LNA指标要求增益15dB噪声系数2dB功耗10mW。电源电压1.8V电流预算5.5mA。第一步选工艺和L。2.4GHz要求fT至少是工作频率的5~10倍即12~24GHz。查工艺库0.18μm工艺在VGS 0.8V时fT约8GHz不够。0.13μm工艺在同样偏置下fT约15GHz勉强够用。所以选0.13μmL 0.13μm。第二步定gm/ID。噪声系数要求2dB需要较高的gm/ID来降低沟道热噪声。选gm/ID 12。第三步算ID和gm。总电流5.5mA假设LNA用cascode结构主放大管分到3mA。gm gm/ID × ID 12 × 3mA 36mS。第四步验证fT。查0.13μm工艺在gm/ID 12时的fT大约10~12GHz。对于2.4GHz应用fT/f工作 4~5偏低但可接受。如果不够可以适当提高过驱动电压牺牲一些gm/ID换fT。第五步验证本征增益。0.13μm工艺VA约4V本征增益 12 × 4 48约33.6dB。LNA需要15dB增益33.6dB的本征增益足够覆盖还有余量给负载和匹配网络。这个实例展示了三参数折中的实际过程你先定L由fT决定再定gm/ID由噪声和增益决定然后验证fT和本征增益是否满足。如果不满足回到第一步调整。5.3 仿真验证中的常见偏差仿真和实测之间的偏差主要来自三个方面模型精度。BSIM模型在弱反型区和中等反型区的精度有限gm/ID的仿真值可能和实测差10%~20%。尤其是亚阈值区的斜率因子n不同工艺差异很大。寄生提取。仿真用的寄生参数是从版图提取的但提取工具本身有误差。高频下互连线电感、衬底耦合等效应很难精确建模。温度效应。仿真通常在27°C下进行但实际芯片可能工作在-40°C到125°C。gm/ID在低温下更高因为VT增大fT在低温下也更高因为迁移率增大但本征增益可能下降因为VA随温度降低。我的经验是仿真结果打八折作为设计余量。如果仿真显示fT 10GHz设计时按8GHz来用。如果仿真显示本征增益 40dB设计时按32dB来规划。这样流片后的实测结果通常不会让你太意外。5.4 几个容易被忽略的实操细节细节一gm/ID的测量点要统一。不同文献里gm/ID的定义可能不同——有的用gm/ID有的用gm/(W/L)/ID。比较时一定要确认单位。我习惯用gm/ID单位V⁻¹因为它是无量纲化后的效率指标和W/L无关。细节二fT的测试条件要标注。规格书上的fT通常是在VDS VDD/2、VGS VDD/2下测的。但你的实际偏置可能完全不同。我见过一颗管子规格书标fT 20GHz实际在目标偏置下只有8GHz。细节三本征增益不是越高越好。本征增益太高意味着L很大速度很慢。如果你的电路需要闭环带宽高本征增益反而可能导致相位裕度不足。我通常把本征增益控制在比闭环增益高20~30dB的范围留足够的相位裕度。细节四注意衬底效应。当源极不接地时比如cascode结构中的上管衬底效应会降低gm从而降低gm/ID和fT。仿真时一定要把源极和衬底的连接关系设对。细节五用开尔文接法测fT。如果你在片测试fT源极和漏极的探针接触电阻会严重影响结果。用开尔文接法四线法可以消除接触电阻的影响。版图上也要用开尔文结构把源漏的电流路径和电压检测路径分开。6. 从参数到电路把三个指标用起来6.1 选管子的决策流程拿到一个设计需求怎么快速选到合适的管子我总结了一个四步流程第一步从速度需求定L。工作频率f工作要求fT 5×f工作。查工艺库的fT vs. L曲线找到满足条件的最小L。如果工艺库没有这条曲线用fT ≈ 3μ(VGS-VTH)/(4πL²)估算。第二步从功耗和噪声定gm/ID。低功耗优先选20~25低噪声优先选15~20高速优先选8~12。这个选择决定了管子的反型区。第三步从增益需求定W。根据gm gm/ID × ID算出所需gm然后根据gm μCox(W/L)(VGS-VTH)反推W。注意W不能太小匹配性差也不能太大寄生电容大。第四步验证本征增益。用gm/ID × VA估算本征增益确认比闭环增益高20dB以上。如果不够增加L或提高gm/ID。这个流程可以在半小时内完成初步选型然后花一两天做仿真验证。6.2 三个参数在电路拓扑中的体现不同的电路拓扑对这三个参数的敏感度不同共源放大器增益由gm·(ro||RD)决定对gm/ID和本征增益都敏感。带宽由RD·CL决定对fT不直接敏感因为共源级的带宽通常由负载电容主导。cascode放大器增益由gm·(gm·ro·ro)决定对本征增益极其敏感。fT的影响体现在cascode节点的极点如果fT不够高cascode节点会成为带宽瓶颈。差分对增益由gm·ro决定对gm/ID和本征增益敏感。匹配性要求高所以gm/ID不能太高弱反型区匹配差。射频LNA增益和噪声对gm/ID敏感带宽对fT敏感。通常需要在gm/ID和fT之间找平衡。开关电路对fT敏感开关速度对gm/ID和本征增益不敏感。选最小L、适当过驱动即可。6.3 一个反直觉的结论最后分享一个我在实际项目中总结的反直觉结论在大多数模拟电路中gm/ID比fT更重要。原因是fT只决定“能不能跑这么快”但大多数模拟电路的工作频率远低于fT通常f工作 fT/10。gm/ID决定“每单位电流能换多少增益”这直接关系到功耗和增益的平衡。本征增益 gm/ID × VAgm/ID直接进入增益公式。我做过一个对比实验两颗管子一颗fT 20GHz、gm/ID 8另一颗fT 10GHz、gm/ID 15。在1GHz工作频率下第二颗管子的增益比第一颗高5dB功耗低40%。虽然fT只有一半但实际电路性能反而更好。所以我的建议是先保证fT有足够余量5倍以上然后把精力花在优化gm/ID上。这个思路在低功耗设计里尤其有效。6.4 后续可以深入的方向如果你已经把这三个参数搞清楚了下一步可以研究噪声参数γ、δ、c等噪声系数与gm/ID的关系。线性度VIP3、IIP3与过驱动电压的关系。匹配性Avt、σ(ΔVTH)与面积和gm/ID的关系。温度特性gm/ID、fT、本征增益随温度的变化规律。这些参数和gm/ID、fT、本征增益一起构成了模拟电路设计的完整参数体系。我在实际项目中通常会把它们做成一张Excel表格每次选管子时快速查表效率比翻规格书高得多。