Linux PowerPC 架构 CPU 与 Power ISA 版本映射指南【免费下载链接】linuxLinux kernel source tree项目地址: https://gitcode.com/GitHub_Trending/li/linux本篇技术指南基于 Linux 内核 Documentation/arch/powerpc/isa-versions.rst系统梳理 POWER 系列处理器与 e 系列嵌入式内核所对应的 Power ISA 架构版本以及 VMXAltivec、VSX、Transactional MemoryHTM等关键特性的支持矩阵。读者读完本篇后可以快速完成某颗 CPU 支持哪一版指令集、是否具备向量与事务内存能力的查证并理解内核在 arch/powerpc/include/asm/cputable.h 中如何以CPU_FTR_*特性位对 ISA 能力建模以及在用户态如何通过 ELF HWCAP 位探测这些特性。一、CPU 与 ISA 版本映射总表Power ISA 是 POWER 系列处理器与嵌入式 PowerPC 内核共同遵循的指令集架构规范。下表是内核文档给出的CPU 型号到 ISA 版本权威映射是判断某颗处理器指令集能力的第一手依据| CPU | 架构版本Architecture version | | | | | Power10 | Power ISA v3.1 | | Power9 | Power ISA v3.0B | | Power8 | Power ISA v2.07 | | e6500 | Power ISA v2.06部分例外 | | e5500 | Power ISA v2.06部分例外无 Altivec | | Power7 | Power ISA v2.06 | | Power6 | Power ISA v2.05 | | PA6T | Power ISA v2.04 | | Cell PPU | Power ISA v2.02少量例外另加 Altivec/VMX 约等于 2.03 | | Power5 | Power ISA v2.04无 VMX | | Power5 | Power ISA v2.03 | | Power5 | PowerPC User Instruction Set Architecture Book I v2.02、PowerPC Virtual Environment Architecture Book II v2.02、PowerPC Operating Environment Architecture Book III v2.02 | | PPC970 | PowerPC User Instruction Set Architecture Book I v2.01、PowerPC Virtual Environment Architecture Book II v2.01、PowerPC Operating Environment Architecture Book III v2.01另加 Altivec/VMX 约等于 2.03 | | Power4 | PowerPC User Instruction Set Architecture Book I v2.01、PowerPC Virtual Environment Architecture Book II v2.01、PowerPC Operating Environment Architecture Book III v2.01 | | Power4 | PowerPC User Instruction Set Architecture Book I v2.00、PowerPC Virtual Environment Architecture Book II v2.00、PowerPC Operating Environment Architecture Book III v2.00 |从这张表可以读出几条关键信息命名演进的断层Power4、Power4、Power5 及更早的 PPC970 时代规范名称还是PowerPC Architecture 三卷本Book I 用户指令集 / Book II 虚拟环境 / Book III 操作系统环境自 Power5 起才逐步收敛为单一的Power ISA版本号体系。架构版本的代际节奏从 v2.00Power4到 v3.1Power10几乎每一代处理器对应一次 ISA 版本递增v2.05 POWER6、v2.06 POWER7、v2.07 POWER8、v3.0B POWER9、v3.1 POWER10只有少数型号共享同一 ISA 版本例如 Power7 与 e6500/e5500 同为 v2.06。例外与约等于表述e6500/e5500 是 Book E 嵌入式内核对 v2.06 存在部分例外Cell PPU 与 PPC970 则在基准版本之上叠加了约等于 v2.03 的 Altivec/VMX 扩展。不支持的型号文档开头明确提示Power4 与 Power4 不受支持not supported即当前 Linux 内核的 arch/powerpc 不再为其提供运行支持表格中列出这两行仅用于说明历史映射关系。从 ISA 版本到内核特性位CPU 与 ISA 的映射并非仅停留在文档层面它直接落实为内核中一组可编程的特性位。在 arch/powerpc/include/asm/cputable.h 中每个 ISA 代际都有对应的CPU_FTR_ARCH_*标志CPU_FTR_ARCH_206v2.06 及其后续CPU_FTR_ARCH_207Sv2.07 及其后续CPU_FTR_ARCH_300v3.0 及其后续CPU_FTR_ARCH_31v3.1 及其后续从源码结构看Power9 与 Power10 的 CPU 表项正是以这些标志的叠加来声明能力的例如 Power9 表项同时包含CPU_FTR_ARCH_207S | CPU_FTR_TM_COMP | CPU_FTR_ARCH_300等标志见 cputable.hPower10 表项则在CPU_FTR_ARCH_300 | CPU_FTR_ARCH_31基础上继续追加新一代特性cputable.h。这印证了文档映射表在内核中的实际编码形态ISA 版本号越高对应 CPU 表项叠加的CPU_FTR_ARCH_*位越多。二、关键特性支持矩阵除了 ISA 版本号文档还给出了三个对开发者最关键的向量与并发特性支持矩阵此处完整保留。2.1 VMX又名 Altivec| CPU | VMXaka. Altivec | | | | | Power10 | Yes | | Power9 | Yes | | Power8 | Yes | | e6500 | Yes | | e5500 | No | | Power7 | Yes | | Power6 | Yes | | PA6T | Yes | | Cell PPU | Yes | | Power5 | No | | Power5 | No | | Power5 | No | | PPC970 | Yes | | Power4 | No | | Power4 | No |要点e5500 是唯一支持 v2.06 却不带 Altivec 的型号因此针对嵌入式 e5500 的软件不能假设ISA 版本够新就有向量单元。VMX 在内核中对应CPU_FTR_ALTIVEC标志并在 HWCAP 中暴露为PPC_FEATURE_HAS_ALTIVEC见 elf_hwcaps.rst。2.2 VSXVector Scalar eXtension| CPU | VSX | | | | | Power10 | Yes | | Power9 | Yes | | Power8 | Yes | | e6500 | No | | e5500 | No | | Power7 | Yes | | Power6 | No | | PA6T | No | | Cell PPU | No | | Power5 | No | | Power5 | No | | Power5 | No | | PPC970 | No | | Power4 | No | | Power4 | No |VSX 首次出现在 Power7v2.06这一代将浮点与向量寄存器统一为 64 个 128 位寄存器。值得注意的是e6500/e5500 虽支持 v2.06 却无 VSX再一次说明嵌入式内核与服务器内核在特性集合上并不等价。内核中以CPU_FTR_VSX标志表示该能力cputable.hHWCAP 暴露为PPC_FEATURE_HAS_VSX。由于 VSX 与 ISA 版本强相关elf_hwcaps.rst 也指出同一条 VSX 指令在 v3.0B 与 v3.1B 之间可用集合存在差异用户态程序应结合 HWCAP 与 ISA 版本共同判断。2.3 Transactional MemoryHTM| CPU | Transactional Memory | | | | | Power10 | No参见 Power ISA v3.1 Appendix A. Notes on the Removal of Transactional Memory from the Architecture | | Power9 | Yes参见 transactional_memory.rst | | Power8 | Yes | | e6500 | No | | e5500 | No | | Power7 | No | | Power6 | No | | PA6T | No | | Cell PPU | No | | Power5 | No | | Power5 | No | | Power5 | No | | PPC970 | No | | Power4 | No | | Power4 | No |HTM 是文档中唯一前代有、后代反而移除的特性POWER8/POWER9 支持而 POWER10 依据 Power ISA v3.1 附录 A 正式从架构中移除。这意味着依赖tbegin/tend硬件事务内存的软件在 POWER10 上必须回退到锁或其他并发原语。内核中以CPU_FTR_TM标志cputable.h与PPC_FEATURE2_HTM/PPC_FEATURE2_HTM_NOSC等 HWCAP 位见 elf_hwcaps.rst暴露支持情况。三、深入解读三个关键特性的底层机制3.1 VMX / Altivec从 PPC970 到 POWER 全线的向量能力Altivec 是 PowerPC 体系中历史最悠久的 SIMD 扩展最早随 G4/PPC970 时代出现因此表格中 PPC970 与 Cell PPU 都标注为另加 Altivec/VMX 约等于 2.03——即向量指令集在规范层面大致对应 v2.03 这一档。此后从 POWER6 到 POWER10 全线保留 VMX唯独嵌入式 e5500 缺失。内核在启动时依据 CPU 表项中的CPU_FTR_ALTIVEC位决定是否初始化向量寄存器上下文保存/恢复路径。3.2 VSXPower7 引入的统一寄存器堆VSX 将 32 个 64 位 FPR 与 32 个 128 位 VMX 寄存器统一为 64 个 128 位 VSX 寄存器是 POWER 向量化计算能力的重要跃迁。从矩阵看VSX 的支持面严格限定在 Power7 及之后的服务器/工作站处理器Power7/8/9/10嵌入式 e 系列与 Power6 及更早型号一律不支持。3.3 Transactional Memory从支持到架构移除transactional_memory.rst 详细阐述了 HTM 的语义通过tbegin划定事务起点、tend划定终点事务要么原子提交要么回滚到tbegin时刻的寄存器与内存状态并从tbegin4继续执行。文档同时说明内核本身并不使用 HTM仅支持用户程序使用。正是由于 POWER10 将 HTM 从架构中移除面向未来的应用应把 HTM 视为加速路径而非必需路径始终保留基于锁的 fallback。四、用户态如何探测这些能力HWCAP 位内核文档 elf_hwcaps.rst 给出了与 ISA 版本直接对应的用户态探测手段——AT_HWCAP / AT_HWCAP2 辅助向量PPC_FEATURE_ARCH_2_05支持 v2.05 用户级架构仅 POWER6 及早期型号设置支持更新架构的处理器不会设置此位PPC_FEATURE_ARCH_2_06支持 v2.06 用户级架构后续架构也同时设置PPC_FEATURE2_ARCH_2_07支持 v2.07 用户级架构后续架构也同时设置PPC_FEATURE2_ARCH_3_00支持 v3.0B / v3.0C 用户级架构后续架构也同时设置PPC_FEATURE_HAS_ALTIVEC/PPC_FEATURE_HAS_VSXVMX / VSX 设施可用PPC_FEATURE2_HTMTransactional Memory 可用由此可总结用户态的推荐探测顺序先读取 HWCAP 中的ARCH_*位确定 ISA 代际再读取HAS_VSX/HAS_ALTIVEC/HTM等设施位确定具体指令可用性两者缺一不可——例如 e5500 同时满足v2.06与无 Altivec仅凭 ISA 版本号无法做出正确判断。五、背景补充Book3S 家族与 MMU 演进将映射表放入更大的上下文内核文档 cpu_families.rst 将 arch/powerpc 支持的处理器划分为 Book3S服务器与 Book E嵌入式等家族。POWER 系列属于 Book3S 家族其 MMU 从 Power4 到 Power8 使用 Hash MMU自POWER9 起引入 Radix MMU见 cpu_families.rst这也与映射表中 Power9 对应全新的 v3.0B 架构版本相呼应——ISA 大版本升级往往伴随着 MMU、中断与虚拟化等系统级能力的整体换代。六、常见查证场景与注意事项综合全篇给出几个可直接落地的查证结论判断是否支持向量计算优先查 VMX 与 VSX 两列VMX 覆盖绝大多数型号除 e5500 及 Power5 系VSX 仅覆盖 Power7 及以后。判断是否支持 HTM仅 Power8、Power9 为 YesPower10 起架构级移除不得依赖。判断 ISA 代际直接查映射总表第一列对 Power5 及更早型号注意其规范为三卷本 PowerPC 架构而非单一 Power ISA 版本号。内核代码交叉验证在 cputable.h 中核对CPU_FTR_ARCH_*、CPU_FTR_ALTIVEC、CPU_FTR_VSX、CPU_FTR_TM位Power9/Power10 的 PVR 识别掩码可参考 prom_init.c 中的0xffff0000掩码匹配逻辑。Power4/Power4 不在支持范围尽管表格保留其映射行内核已不支持这两代处理器。七、延伸阅读ISA 版本映射原文本文核心依据CPU 家族总览Book3S 系谱与 Radix MMU 演进Transactional Memory 支持细节HTM 指令语义与内核支持范围ELF HWCAP 完整清单用户态特性探测的权威参考内核 CPU 特性位定义CPU_FTR_*标志的源码级实现【免费下载链接】linuxLinux kernel source tree项目地址: https://gitcode.com/GitHub_Trending/li/linux创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考 Linux PowerPC 架构 CPU 与 Power ISA 版本映射指南
Linux PowerPC 架构 CPU 与 Power ISA 版本映射指南【免费下载链接】linuxLinux kernel source tree项目地址: https://gitcode.com/GitHub_Trending/li/linux本篇技术指南基于 Linux 内核 Documentation/arch/powerpc/isa-versions.rst系统梳理 POWER 系列处理器与 e 系列嵌入式内核所对应的 Power ISA 架构版本以及 VMXAltivec、VSX、Transactional MemoryHTM等关键特性的支持矩阵。读者读完本篇后可以快速完成某颗 CPU 支持哪一版指令集、是否具备向量与事务内存能力的查证并理解内核在 arch/powerpc/include/asm/cputable.h 中如何以CPU_FTR_*特性位对 ISA 能力建模以及在用户态如何通过 ELF HWCAP 位探测这些特性。一、CPU 与 ISA 版本映射总表Power ISA 是 POWER 系列处理器与嵌入式 PowerPC 内核共同遵循的指令集架构规范。下表是内核文档给出的CPU 型号到 ISA 版本权威映射是判断某颗处理器指令集能力的第一手依据| CPU | 架构版本Architecture version | | | | | Power10 | Power ISA v3.1 | | Power9 | Power ISA v3.0B | | Power8 | Power ISA v2.07 | | e6500 | Power ISA v2.06部分例外 | | e5500 | Power ISA v2.06部分例外无 Altivec | | Power7 | Power ISA v2.06 | | Power6 | Power ISA v2.05 | | PA6T | Power ISA v2.04 | | Cell PPU | Power ISA v2.02少量例外另加 Altivec/VMX 约等于 2.03 | | Power5 | Power ISA v2.04无 VMX | | Power5 | Power ISA v2.03 | | Power5 | PowerPC User Instruction Set Architecture Book I v2.02、PowerPC Virtual Environment Architecture Book II v2.02、PowerPC Operating Environment Architecture Book III v2.02 | | PPC970 | PowerPC User Instruction Set Architecture Book I v2.01、PowerPC Virtual Environment Architecture Book II v2.01、PowerPC Operating Environment Architecture Book III v2.01另加 Altivec/VMX 约等于 2.03 | | Power4 | PowerPC User Instruction Set Architecture Book I v2.01、PowerPC Virtual Environment Architecture Book II v2.01、PowerPC Operating Environment Architecture Book III v2.01 | | Power4 | PowerPC User Instruction Set Architecture Book I v2.00、PowerPC Virtual Environment Architecture Book II v2.00、PowerPC Operating Environment Architecture Book III v2.00 |从这张表可以读出几条关键信息命名演进的断层Power4、Power4、Power5 及更早的 PPC970 时代规范名称还是PowerPC Architecture 三卷本Book I 用户指令集 / Book II 虚拟环境 / Book III 操作系统环境自 Power5 起才逐步收敛为单一的Power ISA版本号体系。架构版本的代际节奏从 v2.00Power4到 v3.1Power10几乎每一代处理器对应一次 ISA 版本递增v2.05 POWER6、v2.06 POWER7、v2.07 POWER8、v3.0B POWER9、v3.1 POWER10只有少数型号共享同一 ISA 版本例如 Power7 与 e6500/e5500 同为 v2.06。例外与约等于表述e6500/e5500 是 Book E 嵌入式内核对 v2.06 存在部分例外Cell PPU 与 PPC970 则在基准版本之上叠加了约等于 v2.03 的 Altivec/VMX 扩展。不支持的型号文档开头明确提示Power4 与 Power4 不受支持not supported即当前 Linux 内核的 arch/powerpc 不再为其提供运行支持表格中列出这两行仅用于说明历史映射关系。从 ISA 版本到内核特性位CPU 与 ISA 的映射并非仅停留在文档层面它直接落实为内核中一组可编程的特性位。在 arch/powerpc/include/asm/cputable.h 中每个 ISA 代际都有对应的CPU_FTR_ARCH_*标志CPU_FTR_ARCH_206v2.06 及其后续CPU_FTR_ARCH_207Sv2.07 及其后续CPU_FTR_ARCH_300v3.0 及其后续CPU_FTR_ARCH_31v3.1 及其后续从源码结构看Power9 与 Power10 的 CPU 表项正是以这些标志的叠加来声明能力的例如 Power9 表项同时包含CPU_FTR_ARCH_207S | CPU_FTR_TM_COMP | CPU_FTR_ARCH_300等标志见 cputable.hPower10 表项则在CPU_FTR_ARCH_300 | CPU_FTR_ARCH_31基础上继续追加新一代特性cputable.h。这印证了文档映射表在内核中的实际编码形态ISA 版本号越高对应 CPU 表项叠加的CPU_FTR_ARCH_*位越多。二、关键特性支持矩阵除了 ISA 版本号文档还给出了三个对开发者最关键的向量与并发特性支持矩阵此处完整保留。2.1 VMX又名 Altivec| CPU | VMXaka. Altivec | | | | | Power10 | Yes | | Power9 | Yes | | Power8 | Yes | | e6500 | Yes | | e5500 | No | | Power7 | Yes | | Power6 | Yes | | PA6T | Yes | | Cell PPU | Yes | | Power5 | No | | Power5 | No | | Power5 | No | | PPC970 | Yes | | Power4 | No | | Power4 | No |要点e5500 是唯一支持 v2.06 却不带 Altivec 的型号因此针对嵌入式 e5500 的软件不能假设ISA 版本够新就有向量单元。VMX 在内核中对应CPU_FTR_ALTIVEC标志并在 HWCAP 中暴露为PPC_FEATURE_HAS_ALTIVEC见 elf_hwcaps.rst。2.2 VSXVector Scalar eXtension| CPU | VSX | | | | | Power10 | Yes | | Power9 | Yes | | Power8 | Yes | | e6500 | No | | e5500 | No | | Power7 | Yes | | Power6 | No | | PA6T | No | | Cell PPU | No | | Power5 | No | | Power5 | No | | Power5 | No | | PPC970 | No | | Power4 | No | | Power4 | No |VSX 首次出现在 Power7v2.06这一代将浮点与向量寄存器统一为 64 个 128 位寄存器。值得注意的是e6500/e5500 虽支持 v2.06 却无 VSX再一次说明嵌入式内核与服务器内核在特性集合上并不等价。内核中以CPU_FTR_VSX标志表示该能力cputable.hHWCAP 暴露为PPC_FEATURE_HAS_VSX。由于 VSX 与 ISA 版本强相关elf_hwcaps.rst 也指出同一条 VSX 指令在 v3.0B 与 v3.1B 之间可用集合存在差异用户态程序应结合 HWCAP 与 ISA 版本共同判断。2.3 Transactional MemoryHTM| CPU | Transactional Memory | | | | | Power10 | No参见 Power ISA v3.1 Appendix A. Notes on the Removal of Transactional Memory from the Architecture | | Power9 | Yes参见 transactional_memory.rst | | Power8 | Yes | | e6500 | No | | e5500 | No | | Power7 | No | | Power6 | No | | PA6T | No | | Cell PPU | No | | Power5 | No | | Power5 | No | | Power5 | No | | PPC970 | No | | Power4 | No | | Power4 | No |HTM 是文档中唯一前代有、后代反而移除的特性POWER8/POWER9 支持而 POWER10 依据 Power ISA v3.1 附录 A 正式从架构中移除。这意味着依赖tbegin/tend硬件事务内存的软件在 POWER10 上必须回退到锁或其他并发原语。内核中以CPU_FTR_TM标志cputable.h与PPC_FEATURE2_HTM/PPC_FEATURE2_HTM_NOSC等 HWCAP 位见 elf_hwcaps.rst暴露支持情况。三、深入解读三个关键特性的底层机制3.1 VMX / Altivec从 PPC970 到 POWER 全线的向量能力Altivec 是 PowerPC 体系中历史最悠久的 SIMD 扩展最早随 G4/PPC970 时代出现因此表格中 PPC970 与 Cell PPU 都标注为另加 Altivec/VMX 约等于 2.03——即向量指令集在规范层面大致对应 v2.03 这一档。此后从 POWER6 到 POWER10 全线保留 VMX唯独嵌入式 e5500 缺失。内核在启动时依据 CPU 表项中的CPU_FTR_ALTIVEC位决定是否初始化向量寄存器上下文保存/恢复路径。3.2 VSXPower7 引入的统一寄存器堆VSX 将 32 个 64 位 FPR 与 32 个 128 位 VMX 寄存器统一为 64 个 128 位 VSX 寄存器是 POWER 向量化计算能力的重要跃迁。从矩阵看VSX 的支持面严格限定在 Power7 及之后的服务器/工作站处理器Power7/8/9/10嵌入式 e 系列与 Power6 及更早型号一律不支持。3.3 Transactional Memory从支持到架构移除transactional_memory.rst 详细阐述了 HTM 的语义通过tbegin划定事务起点、tend划定终点事务要么原子提交要么回滚到tbegin时刻的寄存器与内存状态并从tbegin4继续执行。文档同时说明内核本身并不使用 HTM仅支持用户程序使用。正是由于 POWER10 将 HTM 从架构中移除面向未来的应用应把 HTM 视为加速路径而非必需路径始终保留基于锁的 fallback。四、用户态如何探测这些能力HWCAP 位内核文档 elf_hwcaps.rst 给出了与 ISA 版本直接对应的用户态探测手段——AT_HWCAP / AT_HWCAP2 辅助向量PPC_FEATURE_ARCH_2_05支持 v2.05 用户级架构仅 POWER6 及早期型号设置支持更新架构的处理器不会设置此位PPC_FEATURE_ARCH_2_06支持 v2.06 用户级架构后续架构也同时设置PPC_FEATURE2_ARCH_2_07支持 v2.07 用户级架构后续架构也同时设置PPC_FEATURE2_ARCH_3_00支持 v3.0B / v3.0C 用户级架构后续架构也同时设置PPC_FEATURE_HAS_ALTIVEC/PPC_FEATURE_HAS_VSXVMX / VSX 设施可用PPC_FEATURE2_HTMTransactional Memory 可用由此可总结用户态的推荐探测顺序先读取 HWCAP 中的ARCH_*位确定 ISA 代际再读取HAS_VSX/HAS_ALTIVEC/HTM等设施位确定具体指令可用性两者缺一不可——例如 e5500 同时满足v2.06与无 Altivec仅凭 ISA 版本号无法做出正确判断。五、背景补充Book3S 家族与 MMU 演进将映射表放入更大的上下文内核文档 cpu_families.rst 将 arch/powerpc 支持的处理器划分为 Book3S服务器与 Book E嵌入式等家族。POWER 系列属于 Book3S 家族其 MMU 从 Power4 到 Power8 使用 Hash MMU自POWER9 起引入 Radix MMU见 cpu_families.rst这也与映射表中 Power9 对应全新的 v3.0B 架构版本相呼应——ISA 大版本升级往往伴随着 MMU、中断与虚拟化等系统级能力的整体换代。六、常见查证场景与注意事项综合全篇给出几个可直接落地的查证结论判断是否支持向量计算优先查 VMX 与 VSX 两列VMX 覆盖绝大多数型号除 e5500 及 Power5 系VSX 仅覆盖 Power7 及以后。判断是否支持 HTM仅 Power8、Power9 为 YesPower10 起架构级移除不得依赖。判断 ISA 代际直接查映射总表第一列对 Power5 及更早型号注意其规范为三卷本 PowerPC 架构而非单一 Power ISA 版本号。内核代码交叉验证在 cputable.h 中核对CPU_FTR_ARCH_*、CPU_FTR_ALTIVEC、CPU_FTR_VSX、CPU_FTR_TM位Power9/Power10 的 PVR 识别掩码可参考 prom_init.c 中的0xffff0000掩码匹配逻辑。Power4/Power4 不在支持范围尽管表格保留其映射行内核已不支持这两代处理器。七、延伸阅读ISA 版本映射原文本文核心依据CPU 家族总览Book3S 系谱与 Radix MMU 演进Transactional Memory 支持细节HTM 指令语义与内核支持范围ELF HWCAP 完整清单用户态特性探测的权威参考内核 CPU 特性位定义CPU_FTR_*标志的源码级实现【免费下载链接】linuxLinux kernel source tree项目地址: https://gitcode.com/GitHub_Trending/li/linux创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考