器件注这边主要参考的有①《硬件工程师炼成之路》②《高速电路设计》③ 日常电路设计④ 知乎和CSDN上的各位大神这边就不一一致谢如果存在引用内容图片上会存在标注如果涉及侵权请及时联系电容电容的等效电路电容高频等效电路Rleak与电容本身并联等效电感等效电阻具体如下图所示电容的特性从上一小节的电容等效电路可以知道电容的一些特性电荷的缓冲池电容的本身特性)电容本身的特性是储存电荷和释放电荷当外界环境变化时电容中的电荷能够被快速的积累和释放。这个特性主要用于负载供电的电压的稳定保证了负载的工作电压不随着负载功耗以及电流的变化而变化高频噪声的释放通道由电容的高频等效电路可以得到电容的等效电路的公式实际的陶瓷电容的绝缘电阻是非常大的MΩ级别的存在所以R是远远大于1/jwc,所以公式可以简化为由上图可以知道当w 1/ LC^(-1/2),即谐振的时候阻抗等于等效电阻此时阻抗达到最小值如果用来滤波的时候效果最优由公式我们可以得到频率-阻抗特性曲线由下图所示注上图中的纵坐标为复阻抗的模我们一般作为高频电路的释放通道利用的是其谐振点的左侧部分即低频高阻抗高频低阻抗。其释放通道的电路形式为哈哈哈哈实话这边有时我是不怎么区分的开电容的这两个特性我觉得一般供电端电容下拉到地的作用这两个都沾一个电荷缓冲器-稳压一个高频的释放通道防止供电端的纹波导致芯片的工作异常实现交流耦合开始真的没有仔细了解只知道客户的指标书对于高速信号的要求是交流耦合还是直流耦合交流耦合则是抄袭之前的电路设计在高速的差分链路上分别耦合一个电容至于这个大小前辈用多少就用多少实际上这边抛出了两个问题a:为什么要用交流耦合b:这个耦合的电容大小如何选择c:典型的这个耦合的电容大小是多少a:为什么需要交流耦合1单板端设计方便不需要考虑到电平的输出上拉即直流分量但模块端内部需要进行上拉,但一般现在是集成芯片信号电平接收的内部集成了上拉如下图2两个器件通过高速信号互联时信号两端的器件可能对直流分量有不同的要求例如AB两个器件互联的时候A驱动器需要携带1.8V的直流分量但B要求的直流分量为3.3V则AB之间的通信不能直接互联需要通过电容将直流分量进行隔离b耦合电容大小的选择i:AC耦合电可以等效为一阶的RC高通滤波电路如下图所示这个分析一下过程10-VI根据电容两侧的电压不能突变可以知道此时电容相当于短路Vo的电压最大电路中的电流也是最大。2随之时间的推移电容两端的电压越来越大即VO变小随着电容的继续充电流过电容的电流开始减小流过Re的分压变小Vo减小ii:现在我们发射的信号是连续的高电平根据i的推理我们可以知道此时电容两侧的电压变高输出的电压变低即接收到电平变低此时如果存在信号翻转就会存在信号抖动此时信号的质量就会下降如下图所示iii为了解决上面的问题我们尝试通过增大电容增加电容之后低频的阻抗变小进而低频的衰减减少iii:当然不能如下图如上图所示选取的电容变大的时候曲线整体左移即高频的衰减变大即信号的边沿变换换个理解的方法电容变大充电时间越来越长信号边沿变缓c这个耦合电容的大小如何选择①厂家有推荐根据厂家推荐的来②经验的电容值的大小为0.01uf~0.1uf③这边存在一个经验公式其中Tc 为 每比特位的数据周期NUM为允许连0或连1的数量R为负载阻抗电容分类及特性材质分类陶瓷电容、钽电容铝电解电容OSCON电容注除了陶瓷电容为非极性电容之外别的电容均为极性电容陶瓷电容陶瓷电容特点体积小价格低稳定性好但容量小陶瓷电容分类电容的品牌陶瓷电容的选型指标及特性①额定电压额定电压一般与电容两基板之间的距离有关额定电压越大一般距离就越大否则会存在介质击穿因此相同容量的电容耐压值高的一般尺寸会更大额定电压指的是电容器长时间工作时所适用的最佳的电压但是电路上电的过程中会存在浪涌等一些情况所以我们选取的时候需要留取一定的余量我们一般选取的时候需要留取70%的裕量②电容容量X5RX7R和Y5V这三种类型的陶瓷电容的容量是在环境温度为25℃工作电压为0V时候得到的值具体根据规格书具体分析如果环境温度和工作电压发生改变则电容的容量将发生改变。因此对于X7R和X5R应该至少降额20%使用而Y5V则是不建议在高速电路和环境温度变化剧烈的情况下使用陶瓷电容的容量跟着电压发生变化这边涉及到电容的一个特性叫做直流偏压特性对于高介电常数电容施加的直流电压越大其实际静电容量越低。③漏电流和绝缘电阻陶瓷电容绝缘电阻比较大漏电流比较小。绝缘电阻主要与容量相关容量越大漏电流越大。常见问题① MCLL电容常见的失效原因a多层陶瓷电容能够承受较大的压应力但是其抗弯曲能力较差。机械应力这个是由贴片的时候电容贴在电路板弯曲的地方。所以需要选取何时厚度的PCBMLCC的贴装方向应该与开孔、切割线或切槽平行确保MLCC在PCB分板的时候收到的拉伸应力均匀防止切割时损坏同时尽量保证MLCC不要放置在螺丝孔附近防止锁螺丝时撞击开裂。b贴片的时候过量的焊锡在电容器上产生了很大的张力c:墓碑效应回流焊过程中贴片元件两端的点击受到焊锡融化后表面张力不平衡会产生转动力矩将元件的一端拉偏形成虚焊转动力矩较大是一端会被拉起形成墓碑效应D:热应力裂纹原因热应力裂纹的产生与电容本身耐焊接热能力不合格与生产过程中引入的热冲击有关。E电应力裂纹原因耐压击穿严重时导致多层陶瓷电容器开裂爆炸甚至燃烧等严重后果遭受过度的电性应力伤害的MLCC裂纹从内部开始呈爆炸状分散②啸叫这个我经历过但是后面排查是电感的原因这个先抛出这个问题后面分析③去耦电容的并联选择实际电路中我们需要去耦的频率范围比较宽因此一个电容是搞不定的我们需要使用并联的电容来进行滤波。电容的并联分为两种形式①一个大电容和一个小电容并联②多个相同的电容并联①假设我们使用的是0.01uf和0.47uf并联由上图可知当频率低于f1的时候两个电容都呈现容性并联之后容抗小于他们当中最小的那个更有利与滤除高频当频率大于f2之后。两个电容呈现为感性这对于电路来说电荷的缓冲池的这个特性就没有了不利于供电的稳压。电感常见工具的使用原表的使用现在接触的原表是吉时利keithley2400,网上关于它的资料很多大家可以自行查阅测量电压单纯当做万用表进行测试电压的时候需要将设备配置为电流源这边记得将电流的输出配置为0然后测量输出电压操作的方法①按照power开机②source下面选择I 此时选择的电流源③meas 下面选择V此时选择的是测试电压④按最左边EDIT会看到图标跳到Iscr下面选择右边的Range上下来调节范围⑤④范围OK后按压右边的EDIT左右箭头调节更改位然后调节上面的上下更改数值⑥按最左边EDIT会看到图标跳到Cmpl钳制下面选择右边的Range上下来调节范围⑦⑥范围OK后按压右边的EDIT左右箭头调节更改位然后调节上面的上下更改数值⑧最后打开OUTPUT就可以输出了注意对于很多人选择原表测试主要考虑①精度②远程控制对于①精度我们要调节合适的范围对于②GPIB的使用这边的话需要注意建立远程连接会听见清脆滴的一声测量电流单纯当做电流表测试链路中电流的时候需要将设备配置为电压源输出电压配置为0然后测试输出电流步骤同上不累述测量电阻下面的连接使用的是四线法也叫做开尔文法测量电阻推荐此连接误差小:步骤①先选择是二线法还是四线法测量电阻CONFIG-Ω- [SENSE-MODE],选择两线测量 或 四线式测量② 按Source I③ 按MEAS Ω④按OUTPUT ON/OFF输出电源这边实际上不是主要讲这边如何连接操作主要想说的二线法和四线法开尔文法测量电阻的差异二线法首先问大家一个问题刚刚使用原表测试电阻的时候我将原表设置为了什么源对电流源实际上测试电压的原理很简单就是电流源给待测器件供流我们设置的值然后测量器件两侧的电压再根据R U / I这边再问一个问题典型的万用表使用的二线法我们在调节电阻量程的时候电流是怎么变化的电阻量程越大电流越大还是越小当然是量程越大电流源输出的电流越小假设电流源输出的电流随着电阻的范围变大的话那么输出的电压值越来越大 可能存在超过上一次测量电阻时电压的量程这样会使得软件的处理逻辑变得复杂这样测试明明可以啊为什么需要使用四线法呢①明确一点误差的来源a:表笔与设备之间的连接电阻(很小直接忽略)b:表笔本身的电阻c:表笔与待测器件的接触电阻!②什么情况下会影响假设我们的线路本身的电阻为0.5Ω接触电阻为100mΩ待测电阻为0.5Ω电流源输出的电流为I为什么为I因为这个值无论为多少不影响测量电阻的大小Rmeasure 0.5 0.1 0.5 1.1Ω暂不考虑系统误差固有误差Rreal 0.5Ω从数据上可以看到可以测量的结果是实际的一倍之多四线法观察上图我们直观的感受是测量电阻的电流源的电流走径和电压测量的路径分开了为什么这么做有什么好处回顾一下二线法的差异主要是来自表笔的电阻会导致分压现在电压表直接测量的是待测器件两边的电阻的电压这边可能会有人会蒙了什么东西你看测量电压链路上面的接触电阻和表笔本身的电阻不是还在么冷静下理解下自我吸收下测量电压的时候本身的输入阻抗就比较大你想下假设你用万用表测量电阻的时候输入的内阻比较小那么输入表内电流不就很大了此时不是直接冒烟了所以设备的输入的内阻是比较大的一般都是MΩ级别的大家思考一个问题当待测电阻的电阻很大时比如它的量级和原表/万用表的量级一样的时候此时他们有区别么对于待测的结果有什么影响这个问题留给大家思考光谱仪的使用因为我的行业属于光通信对于光谱仪的使用比较频繁光谱仪的厂家常见的厂家有恒河yokogagw安利(Anritsu)光谱仪的注意事项①恒河家的AQ6370X低系列的如AQ6370A使用SCIPstandard commands for programmable instrumnents Command保存光谱图片的时候图片上的明细是打印不出来的只能保留波形②灵敏度模式的选择只与整个信号的周期有关,与信号脉冲宽度无关。例如信号的周期为1khz需要选择high1/high2/hig3模式因为high1模式的积分时间3ms,high2积分时间为15ms,high3的积分时间为60ms,能够涵盖1.5ms完整周期信号周期为10khz需要选择normal模式。注speed底噪提高了3db积分时间减少,测量的精度会降低③setup中的中心波长设置不能选择air,air是测试空间光Vacuum通过光纤传输。④Setup中的Fibercoonector中的norm是正常的光纤头子Angled是测试斜头的影响的是光功率大小⑤光谱仪在使用一段时间后会自动Zoom这个可能导致我们在使用脚本哪些股策划跑光谱仪的时候保存的图片和读取的数据异常。这边关闭的方法将system里面的auto offset setting关闭但这边会引起另外一个问题就是假设你的光谱仪关机了在开机的时候会出现扫描的光谱底噪很奇怪的问题这时候我们需要将这个自动偏移的先打开再关闭常见电路解析缓启动电路缓启动电路的作用首先为什么需要缓启动电路PE与GND设置一个电路的时候需要考虑ESD这个问题。一般我们的设计方案是PE与GND之间通过电容和电阻并联的方式进行连接。电容从EMI的角度触发电容形成了高频路径电路板内部产生的高频干扰会通过电容流入即可进入大地避免了高频干扰形成的天线辐射。从电磁抗干扰的角度来说该电容能够抑制高频干扰和电路之间的动态共模电压另外一种情况假设机壳没有可靠的连接大地则外壳电势可能不稳定或者有静电如果电路板直接接外壳就会打坏电路板芯片加入电容可以将低频高压静电进行隔离进而保护电路板这个并联的电容应该是Y电容容值在1nF-100nF之间。电阻电路板如果是一个浮地系统做ESD测试的时候或者复杂的电场环境打入电路板的电荷无处释放会逐步积累当积累到一定程度的时候超过了电路板与机壳之间绝缘的最薄弱处所能耐压的高压数就会放电几ns内PCB产生数十到数百A的电流会让电路因电磁脉冲宕机或者损坏放电处附件的1M~2M的电阻。PCBPCB?我一个硬件工程师为什么需要会PCB不是有Layout工程师么我只能说你太天真参考平面信号传输线有两个基本要素信号路径和参考路径这两大因素与参考平面的关系密不可分那什么什么是参考平面呢?首先它是一个平面一个完整的平面它与走线构成了了电磁波传输的物理环境至于这个平面是什么网络属性并没有多大的关系只要其是导体就可以VCC,GND,甚至是没有网络的孤立铜皮。从PCB的角度老说参考路径是以平面的形式出现的所以叫做参考平面从电流的回流角度来说参考平面承载着信号的返回电流所以叫做返回平面~微带线和带状线带状线上图我们可以知道走线上方平面下方平面的三者共同构成了带你磁波传输的物理环境所以上下两个平面都是信号的参考路径也就是参考平面!微带线所谓的微带线附在PCB的表面的带状走线###相关思考为什么导线中的电场和磁场是垂直的导线中的电场和磁场垂直是因为它们共同构成了电磁波而电磁波的传播特性要求电场和磁场互相垂直。导线中有电流流动时会产生环绕导线的磁场。如果这个电流是稳定的那么产生的磁场也是稳定的并且与电流在导线中的方向相一致这种情况下它们并不是垂直的。然而如果电流发生变化比如在发射电磁波的情况下就会产生变化的电场和磁场。根据麦克斯韦方程组中的法拉第电磁感应定律变化的磁场会产生电场而这个产生的电场自然会垂直于产生它的磁场为什么微带线相对于带状线能够传输更快的速率由于微带线的一侧是空气其电场分布更集中在电介质和空气的界面上介电常数低介电常数越大介质对电磁波的吸收和反射作用越强这导致信号传播的速度更快。带状线的电场则被两侧的接地层所限制导致其信号传输速度相对较慢。常见电平分析低速逻辑电平高速逻辑电平高速IC芯片之间常见的电平分为3种PECL正射极耦合逻辑LVDS低压差分信号CML电流模式逻辑高速逻辑电平的特点①一般使用差分信号进行传输使用差分技术的优点为a看干扰能力强差分的两条导线的距离比较接近所受到的干扰几乎相等而最后电平判决的时候则是通过他们的差值实现。b对参考平面地平面或者电源平面完整性比较弱。首先明确一点就是电压信号是相对的LVDSlow_volatage differential signaling 低压差分信号支持的最高的速率为3.125Gbps,一般应用在点到点的场合。LVDS特点①功耗小由于是电流源提供驱动所以功耗不会随着开关疲频率的变化而增大对于但端口而言他的功耗为3.51003.51.225mw!②EMI小信号沿变化速率低LVDS的边沿变化时间为0.5ns因此信号的变化速率为350/0.5 0.7v/ns信号的变化速率越低EMI值越小所以LVDS电平的EMI比较小MCU加密和解密知识点罗列加密FPGAField Programmble Gate Array基础知识逻辑电路基础①· 与 或 -非 ② 布尔代数定理零元 x·0 0 x 1 1单位元 x ·1 x x 0 x幂等率 x · x x ; x x x补定律 x ·~x 0 ; x ~x 1交换定律x · y y ·x ; x y y x结合率 (x· y) ·z x ·(y·z) ; (xy)z x(yz)分配率 x(yz) x·y x·z ; x (y ·z) x y·xz吸收率 x(x·y ) x ; x(x y) x③逻辑表达式描述运算过程的算式有逻辑运算符任意数量的逻辑数量以及必要的括号和常数值0或1组合而成。④逻辑表达式中逻辑变量以原变量或反变量的形式出现。原变量或者反变量统称为字面量literal。字面量的逻辑与每个字面量不能出现多次叫做与项与项的或运算叫做积之和。包含所有字面量的与项称为最小项由最小项构成的积之和称为标准积之和标准积。⑤实现真值表所定义的功能的电路称为查找表Look_Up Table,LUT,是当前主流FPGA的基本单元。⑥在真值表输出为1的行中取输入变量的与项最小项然后将这些最小项项相或即可得到标准积之和表达式相反的在真值表输出为0的行中取输入变量的反变量的或项最大项然后将这些最大项相与即可导出标准和之积表达式。组合逻辑电路①逻辑电路根据是否包含逻辑器件分为组合逻辑电路和时序电路。②组合逻辑电路的输出只与当前的输入有关组合逻辑电路允许存在多个输入和输出其内部电路的基本组成为与门AND,或门OR非门NOT以及各个门之间的连线。③NAND与非门用于专门计算逻辑与的否定或非门NOR用于专门计算逻辑或的否定异或门EXOR用于计算异或逻辑。时序逻辑电路①时序逻辑电路是过去的电路状态也会对输出产生影响逻辑电路②时序逻辑电路分为时序逻辑电路和异步时序逻辑电路这两种。同步时序逻辑电路中输入和内部状态的变化又时钟信号控制同步进行。而异步时序时序逻辑电路则不需要时钟时钟信号。FPGA电路一般使用的是同步时序逻辑电路。③时序逻辑电路的模型分为两种a:米勒型时序逻辑电路 b:摩尔型时序逻辑电路这两种电路的模型的主要差距为米勒型的时序模型的特点是输出由输入状态和输出状态共同决定摩尔型的时序模型仅有内部状态决定米勒型的内部状态比摩尔型的内部状态数少但是由于输入会立刻反应到输出所以逻辑元件或不等长布线带来的信号延迟会容易引起信号竞争。进而引起非预期的错误输出冒险。同步电路设计同步电路设计是将系统状态的变化与时钟信号同步。触发器触发器FF-Flip FlOP,FF是一种只能存储一个二进制位的存储单元。可以作为时序逻辑电路的记忆元件。FPGA逻辑单元内的D触发器D-FF就是一种在时钟上升沿或下降沿将输入信号的变化传送至输出边沿触发器。触发器的构成由上图所示图中的传输门起到的是开关的作用D触发器是由前后级两个锁存器构成。当CLK信号由高变为低的时候先是前面的开关闭合主锁存器将输入的状态进行锁存后面的开关打开输出为从锁存器前面锁存住的值后是前面的开关关闭锁存器锁存上一个数值后面的开关导通输出为主锁存器的值。如上图明确一点保持时间即HoldTime说的是一个时间周期建立时间即SetUpTime说的是两个时间周期。Setup Time针对Capture Edge来说数据不能来的太早HoldTime对于Capture Edge而言数据不能来的太晚。总而言之当前待传输的数据相对于CaptureEdge来说必须来的早Setup,走的晚HoldTime时序分析①从硬件描述语言HardWare Description Language,HDL编写的RTLRegister Transfer Level,寄存器传输级设计代码生成网表逻辑门的配线信息的过程称为逻辑综合。最终决定逻辑综合所生成的电路电路网表在FPGA中以何种方式实现的两道工序称为布局和布线。②FPGA常见的分析方法为STAStatic timing analysis,STA只需要提供电路网表就可以进行全面的评估验证并且原理上只需要遍历一次电路的拓扑结构因此具有分析速度快的优点。③单相时钟同步电路牛客网实战超前进位加法器半加法器加法器分为半加法器不需要考虑进位问题assign S A^ B;(^为异或的意思相同为0不同为1)assign C_out A B;(的含义两个同为1输出为1)全加器S A ^ B ^ C;C AB Ci(A^B)module full_adder(input A,input B,input C_i,output S,output C_o);assign S A ^ B ^ C_i ;assign C_o A B | C_i(a^b);项目实战!寻迹小车常见术语分析可靠性相关FIT(Failuare In Times)它是从时间维度来表示失效率的实际上它是描述“器件”失效率或故障率的单位。故障率入指的是正常工作的n个器件在运行一段时间t后其中丧失其规定功能的r个器件所占的比例其公式表述为这里的入单位是fit,定义是在10^9(小时)内出现一次故障即1Fit。因此某个器件失效率为100Fit,则平均的安全预期的安全工作为10^7小时。平均无故障时间指的是从一次故障到下一次故障的平均时间是衡量一个‘设备‘’的可靠性指标仅用于发生故障经维修或者更换器件能继续工作的设备或系统其单位是小时具体来说是指相邻两次故障之间的平均时间也称为平均间隔仅适用于可维护设备和系统同时也可以表述为设备或系统在总的使用阶段累计的工作时间与故障次数的比值。系统安全寿命如果某个器件给出了MTBF则可以通过其反算出FIT然后将整个系统的FITtotal进行相加通过10^9/toal/24/256就能得到工作的年数。 硬件工程师基础
器件注这边主要参考的有①《硬件工程师炼成之路》②《高速电路设计》③ 日常电路设计④ 知乎和CSDN上的各位大神这边就不一一致谢如果存在引用内容图片上会存在标注如果涉及侵权请及时联系电容电容的等效电路电容高频等效电路Rleak与电容本身并联等效电感等效电阻具体如下图所示电容的特性从上一小节的电容等效电路可以知道电容的一些特性电荷的缓冲池电容的本身特性)电容本身的特性是储存电荷和释放电荷当外界环境变化时电容中的电荷能够被快速的积累和释放。这个特性主要用于负载供电的电压的稳定保证了负载的工作电压不随着负载功耗以及电流的变化而变化高频噪声的释放通道由电容的高频等效电路可以得到电容的等效电路的公式实际的陶瓷电容的绝缘电阻是非常大的MΩ级别的存在所以R是远远大于1/jwc,所以公式可以简化为由上图可以知道当w 1/ LC^(-1/2),即谐振的时候阻抗等于等效电阻此时阻抗达到最小值如果用来滤波的时候效果最优由公式我们可以得到频率-阻抗特性曲线由下图所示注上图中的纵坐标为复阻抗的模我们一般作为高频电路的释放通道利用的是其谐振点的左侧部分即低频高阻抗高频低阻抗。其释放通道的电路形式为哈哈哈哈实话这边有时我是不怎么区分的开电容的这两个特性我觉得一般供电端电容下拉到地的作用这两个都沾一个电荷缓冲器-稳压一个高频的释放通道防止供电端的纹波导致芯片的工作异常实现交流耦合开始真的没有仔细了解只知道客户的指标书对于高速信号的要求是交流耦合还是直流耦合交流耦合则是抄袭之前的电路设计在高速的差分链路上分别耦合一个电容至于这个大小前辈用多少就用多少实际上这边抛出了两个问题a:为什么要用交流耦合b:这个耦合的电容大小如何选择c:典型的这个耦合的电容大小是多少a:为什么需要交流耦合1单板端设计方便不需要考虑到电平的输出上拉即直流分量但模块端内部需要进行上拉,但一般现在是集成芯片信号电平接收的内部集成了上拉如下图2两个器件通过高速信号互联时信号两端的器件可能对直流分量有不同的要求例如AB两个器件互联的时候A驱动器需要携带1.8V的直流分量但B要求的直流分量为3.3V则AB之间的通信不能直接互联需要通过电容将直流分量进行隔离b耦合电容大小的选择i:AC耦合电可以等效为一阶的RC高通滤波电路如下图所示这个分析一下过程10-VI根据电容两侧的电压不能突变可以知道此时电容相当于短路Vo的电压最大电路中的电流也是最大。2随之时间的推移电容两端的电压越来越大即VO变小随着电容的继续充电流过电容的电流开始减小流过Re的分压变小Vo减小ii:现在我们发射的信号是连续的高电平根据i的推理我们可以知道此时电容两侧的电压变高输出的电压变低即接收到电平变低此时如果存在信号翻转就会存在信号抖动此时信号的质量就会下降如下图所示iii为了解决上面的问题我们尝试通过增大电容增加电容之后低频的阻抗变小进而低频的衰减减少iii:当然不能如下图如上图所示选取的电容变大的时候曲线整体左移即高频的衰减变大即信号的边沿变换换个理解的方法电容变大充电时间越来越长信号边沿变缓c这个耦合电容的大小如何选择①厂家有推荐根据厂家推荐的来②经验的电容值的大小为0.01uf~0.1uf③这边存在一个经验公式其中Tc 为 每比特位的数据周期NUM为允许连0或连1的数量R为负载阻抗电容分类及特性材质分类陶瓷电容、钽电容铝电解电容OSCON电容注除了陶瓷电容为非极性电容之外别的电容均为极性电容陶瓷电容陶瓷电容特点体积小价格低稳定性好但容量小陶瓷电容分类电容的品牌陶瓷电容的选型指标及特性①额定电压额定电压一般与电容两基板之间的距离有关额定电压越大一般距离就越大否则会存在介质击穿因此相同容量的电容耐压值高的一般尺寸会更大额定电压指的是电容器长时间工作时所适用的最佳的电压但是电路上电的过程中会存在浪涌等一些情况所以我们选取的时候需要留取一定的余量我们一般选取的时候需要留取70%的裕量②电容容量X5RX7R和Y5V这三种类型的陶瓷电容的容量是在环境温度为25℃工作电压为0V时候得到的值具体根据规格书具体分析如果环境温度和工作电压发生改变则电容的容量将发生改变。因此对于X7R和X5R应该至少降额20%使用而Y5V则是不建议在高速电路和环境温度变化剧烈的情况下使用陶瓷电容的容量跟着电压发生变化这边涉及到电容的一个特性叫做直流偏压特性对于高介电常数电容施加的直流电压越大其实际静电容量越低。③漏电流和绝缘电阻陶瓷电容绝缘电阻比较大漏电流比较小。绝缘电阻主要与容量相关容量越大漏电流越大。常见问题① MCLL电容常见的失效原因a多层陶瓷电容能够承受较大的压应力但是其抗弯曲能力较差。机械应力这个是由贴片的时候电容贴在电路板弯曲的地方。所以需要选取何时厚度的PCBMLCC的贴装方向应该与开孔、切割线或切槽平行确保MLCC在PCB分板的时候收到的拉伸应力均匀防止切割时损坏同时尽量保证MLCC不要放置在螺丝孔附近防止锁螺丝时撞击开裂。b贴片的时候过量的焊锡在电容器上产生了很大的张力c:墓碑效应回流焊过程中贴片元件两端的点击受到焊锡融化后表面张力不平衡会产生转动力矩将元件的一端拉偏形成虚焊转动力矩较大是一端会被拉起形成墓碑效应D:热应力裂纹原因热应力裂纹的产生与电容本身耐焊接热能力不合格与生产过程中引入的热冲击有关。E电应力裂纹原因耐压击穿严重时导致多层陶瓷电容器开裂爆炸甚至燃烧等严重后果遭受过度的电性应力伤害的MLCC裂纹从内部开始呈爆炸状分散②啸叫这个我经历过但是后面排查是电感的原因这个先抛出这个问题后面分析③去耦电容的并联选择实际电路中我们需要去耦的频率范围比较宽因此一个电容是搞不定的我们需要使用并联的电容来进行滤波。电容的并联分为两种形式①一个大电容和一个小电容并联②多个相同的电容并联①假设我们使用的是0.01uf和0.47uf并联由上图可知当频率低于f1的时候两个电容都呈现容性并联之后容抗小于他们当中最小的那个更有利与滤除高频当频率大于f2之后。两个电容呈现为感性这对于电路来说电荷的缓冲池的这个特性就没有了不利于供电的稳压。电感常见工具的使用原表的使用现在接触的原表是吉时利keithley2400,网上关于它的资料很多大家可以自行查阅测量电压单纯当做万用表进行测试电压的时候需要将设备配置为电流源这边记得将电流的输出配置为0然后测量输出电压操作的方法①按照power开机②source下面选择I 此时选择的电流源③meas 下面选择V此时选择的是测试电压④按最左边EDIT会看到图标跳到Iscr下面选择右边的Range上下来调节范围⑤④范围OK后按压右边的EDIT左右箭头调节更改位然后调节上面的上下更改数值⑥按最左边EDIT会看到图标跳到Cmpl钳制下面选择右边的Range上下来调节范围⑦⑥范围OK后按压右边的EDIT左右箭头调节更改位然后调节上面的上下更改数值⑧最后打开OUTPUT就可以输出了注意对于很多人选择原表测试主要考虑①精度②远程控制对于①精度我们要调节合适的范围对于②GPIB的使用这边的话需要注意建立远程连接会听见清脆滴的一声测量电流单纯当做电流表测试链路中电流的时候需要将设备配置为电压源输出电压配置为0然后测试输出电流步骤同上不累述测量电阻下面的连接使用的是四线法也叫做开尔文法测量电阻推荐此连接误差小:步骤①先选择是二线法还是四线法测量电阻CONFIG-Ω- [SENSE-MODE],选择两线测量 或 四线式测量② 按Source I③ 按MEAS Ω④按OUTPUT ON/OFF输出电源这边实际上不是主要讲这边如何连接操作主要想说的二线法和四线法开尔文法测量电阻的差异二线法首先问大家一个问题刚刚使用原表测试电阻的时候我将原表设置为了什么源对电流源实际上测试电压的原理很简单就是电流源给待测器件供流我们设置的值然后测量器件两侧的电压再根据R U / I这边再问一个问题典型的万用表使用的二线法我们在调节电阻量程的时候电流是怎么变化的电阻量程越大电流越大还是越小当然是量程越大电流源输出的电流越小假设电流源输出的电流随着电阻的范围变大的话那么输出的电压值越来越大 可能存在超过上一次测量电阻时电压的量程这样会使得软件的处理逻辑变得复杂这样测试明明可以啊为什么需要使用四线法呢①明确一点误差的来源a:表笔与设备之间的连接电阻(很小直接忽略)b:表笔本身的电阻c:表笔与待测器件的接触电阻!②什么情况下会影响假设我们的线路本身的电阻为0.5Ω接触电阻为100mΩ待测电阻为0.5Ω电流源输出的电流为I为什么为I因为这个值无论为多少不影响测量电阻的大小Rmeasure 0.5 0.1 0.5 1.1Ω暂不考虑系统误差固有误差Rreal 0.5Ω从数据上可以看到可以测量的结果是实际的一倍之多四线法观察上图我们直观的感受是测量电阻的电流源的电流走径和电压测量的路径分开了为什么这么做有什么好处回顾一下二线法的差异主要是来自表笔的电阻会导致分压现在电压表直接测量的是待测器件两边的电阻的电压这边可能会有人会蒙了什么东西你看测量电压链路上面的接触电阻和表笔本身的电阻不是还在么冷静下理解下自我吸收下测量电压的时候本身的输入阻抗就比较大你想下假设你用万用表测量电阻的时候输入的内阻比较小那么输入表内电流不就很大了此时不是直接冒烟了所以设备的输入的内阻是比较大的一般都是MΩ级别的大家思考一个问题当待测电阻的电阻很大时比如它的量级和原表/万用表的量级一样的时候此时他们有区别么对于待测的结果有什么影响这个问题留给大家思考光谱仪的使用因为我的行业属于光通信对于光谱仪的使用比较频繁光谱仪的厂家常见的厂家有恒河yokogagw安利(Anritsu)光谱仪的注意事项①恒河家的AQ6370X低系列的如AQ6370A使用SCIPstandard commands for programmable instrumnents Command保存光谱图片的时候图片上的明细是打印不出来的只能保留波形②灵敏度模式的选择只与整个信号的周期有关,与信号脉冲宽度无关。例如信号的周期为1khz需要选择high1/high2/hig3模式因为high1模式的积分时间3ms,high2积分时间为15ms,high3的积分时间为60ms,能够涵盖1.5ms完整周期信号周期为10khz需要选择normal模式。注speed底噪提高了3db积分时间减少,测量的精度会降低③setup中的中心波长设置不能选择air,air是测试空间光Vacuum通过光纤传输。④Setup中的Fibercoonector中的norm是正常的光纤头子Angled是测试斜头的影响的是光功率大小⑤光谱仪在使用一段时间后会自动Zoom这个可能导致我们在使用脚本哪些股策划跑光谱仪的时候保存的图片和读取的数据异常。这边关闭的方法将system里面的auto offset setting关闭但这边会引起另外一个问题就是假设你的光谱仪关机了在开机的时候会出现扫描的光谱底噪很奇怪的问题这时候我们需要将这个自动偏移的先打开再关闭常见电路解析缓启动电路缓启动电路的作用首先为什么需要缓启动电路PE与GND设置一个电路的时候需要考虑ESD这个问题。一般我们的设计方案是PE与GND之间通过电容和电阻并联的方式进行连接。电容从EMI的角度触发电容形成了高频路径电路板内部产生的高频干扰会通过电容流入即可进入大地避免了高频干扰形成的天线辐射。从电磁抗干扰的角度来说该电容能够抑制高频干扰和电路之间的动态共模电压另外一种情况假设机壳没有可靠的连接大地则外壳电势可能不稳定或者有静电如果电路板直接接外壳就会打坏电路板芯片加入电容可以将低频高压静电进行隔离进而保护电路板这个并联的电容应该是Y电容容值在1nF-100nF之间。电阻电路板如果是一个浮地系统做ESD测试的时候或者复杂的电场环境打入电路板的电荷无处释放会逐步积累当积累到一定程度的时候超过了电路板与机壳之间绝缘的最薄弱处所能耐压的高压数就会放电几ns内PCB产生数十到数百A的电流会让电路因电磁脉冲宕机或者损坏放电处附件的1M~2M的电阻。PCBPCB?我一个硬件工程师为什么需要会PCB不是有Layout工程师么我只能说你太天真参考平面信号传输线有两个基本要素信号路径和参考路径这两大因素与参考平面的关系密不可分那什么什么是参考平面呢?首先它是一个平面一个完整的平面它与走线构成了了电磁波传输的物理环境至于这个平面是什么网络属性并没有多大的关系只要其是导体就可以VCC,GND,甚至是没有网络的孤立铜皮。从PCB的角度老说参考路径是以平面的形式出现的所以叫做参考平面从电流的回流角度来说参考平面承载着信号的返回电流所以叫做返回平面~微带线和带状线带状线上图我们可以知道走线上方平面下方平面的三者共同构成了带你磁波传输的物理环境所以上下两个平面都是信号的参考路径也就是参考平面!微带线所谓的微带线附在PCB的表面的带状走线###相关思考为什么导线中的电场和磁场是垂直的导线中的电场和磁场垂直是因为它们共同构成了电磁波而电磁波的传播特性要求电场和磁场互相垂直。导线中有电流流动时会产生环绕导线的磁场。如果这个电流是稳定的那么产生的磁场也是稳定的并且与电流在导线中的方向相一致这种情况下它们并不是垂直的。然而如果电流发生变化比如在发射电磁波的情况下就会产生变化的电场和磁场。根据麦克斯韦方程组中的法拉第电磁感应定律变化的磁场会产生电场而这个产生的电场自然会垂直于产生它的磁场为什么微带线相对于带状线能够传输更快的速率由于微带线的一侧是空气其电场分布更集中在电介质和空气的界面上介电常数低介电常数越大介质对电磁波的吸收和反射作用越强这导致信号传播的速度更快。带状线的电场则被两侧的接地层所限制导致其信号传输速度相对较慢。常见电平分析低速逻辑电平高速逻辑电平高速IC芯片之间常见的电平分为3种PECL正射极耦合逻辑LVDS低压差分信号CML电流模式逻辑高速逻辑电平的特点①一般使用差分信号进行传输使用差分技术的优点为a看干扰能力强差分的两条导线的距离比较接近所受到的干扰几乎相等而最后电平判决的时候则是通过他们的差值实现。b对参考平面地平面或者电源平面完整性比较弱。首先明确一点就是电压信号是相对的LVDSlow_volatage differential signaling 低压差分信号支持的最高的速率为3.125Gbps,一般应用在点到点的场合。LVDS特点①功耗小由于是电流源提供驱动所以功耗不会随着开关疲频率的变化而增大对于但端口而言他的功耗为3.51003.51.225mw!②EMI小信号沿变化速率低LVDS的边沿变化时间为0.5ns因此信号的变化速率为350/0.5 0.7v/ns信号的变化速率越低EMI值越小所以LVDS电平的EMI比较小MCU加密和解密知识点罗列加密FPGAField Programmble Gate Array基础知识逻辑电路基础①· 与 或 -非 ② 布尔代数定理零元 x·0 0 x 1 1单位元 x ·1 x x 0 x幂等率 x · x x ; x x x补定律 x ·~x 0 ; x ~x 1交换定律x · y y ·x ; x y y x结合率 (x· y) ·z x ·(y·z) ; (xy)z x(yz)分配率 x(yz) x·y x·z ; x (y ·z) x y·xz吸收率 x(x·y ) x ; x(x y) x③逻辑表达式描述运算过程的算式有逻辑运算符任意数量的逻辑数量以及必要的括号和常数值0或1组合而成。④逻辑表达式中逻辑变量以原变量或反变量的形式出现。原变量或者反变量统称为字面量literal。字面量的逻辑与每个字面量不能出现多次叫做与项与项的或运算叫做积之和。包含所有字面量的与项称为最小项由最小项构成的积之和称为标准积之和标准积。⑤实现真值表所定义的功能的电路称为查找表Look_Up Table,LUT,是当前主流FPGA的基本单元。⑥在真值表输出为1的行中取输入变量的与项最小项然后将这些最小项项相或即可得到标准积之和表达式相反的在真值表输出为0的行中取输入变量的反变量的或项最大项然后将这些最大项相与即可导出标准和之积表达式。组合逻辑电路①逻辑电路根据是否包含逻辑器件分为组合逻辑电路和时序电路。②组合逻辑电路的输出只与当前的输入有关组合逻辑电路允许存在多个输入和输出其内部电路的基本组成为与门AND,或门OR非门NOT以及各个门之间的连线。③NAND与非门用于专门计算逻辑与的否定或非门NOR用于专门计算逻辑或的否定异或门EXOR用于计算异或逻辑。时序逻辑电路①时序逻辑电路是过去的电路状态也会对输出产生影响逻辑电路②时序逻辑电路分为时序逻辑电路和异步时序逻辑电路这两种。同步时序逻辑电路中输入和内部状态的变化又时钟信号控制同步进行。而异步时序时序逻辑电路则不需要时钟时钟信号。FPGA电路一般使用的是同步时序逻辑电路。③时序逻辑电路的模型分为两种a:米勒型时序逻辑电路 b:摩尔型时序逻辑电路这两种电路的模型的主要差距为米勒型的时序模型的特点是输出由输入状态和输出状态共同决定摩尔型的时序模型仅有内部状态决定米勒型的内部状态比摩尔型的内部状态数少但是由于输入会立刻反应到输出所以逻辑元件或不等长布线带来的信号延迟会容易引起信号竞争。进而引起非预期的错误输出冒险。同步电路设计同步电路设计是将系统状态的变化与时钟信号同步。触发器触发器FF-Flip FlOP,FF是一种只能存储一个二进制位的存储单元。可以作为时序逻辑电路的记忆元件。FPGA逻辑单元内的D触发器D-FF就是一种在时钟上升沿或下降沿将输入信号的变化传送至输出边沿触发器。触发器的构成由上图所示图中的传输门起到的是开关的作用D触发器是由前后级两个锁存器构成。当CLK信号由高变为低的时候先是前面的开关闭合主锁存器将输入的状态进行锁存后面的开关打开输出为从锁存器前面锁存住的值后是前面的开关关闭锁存器锁存上一个数值后面的开关导通输出为主锁存器的值。如上图明确一点保持时间即HoldTime说的是一个时间周期建立时间即SetUpTime说的是两个时间周期。Setup Time针对Capture Edge来说数据不能来的太早HoldTime对于Capture Edge而言数据不能来的太晚。总而言之当前待传输的数据相对于CaptureEdge来说必须来的早Setup,走的晚HoldTime时序分析①从硬件描述语言HardWare Description Language,HDL编写的RTLRegister Transfer Level,寄存器传输级设计代码生成网表逻辑门的配线信息的过程称为逻辑综合。最终决定逻辑综合所生成的电路电路网表在FPGA中以何种方式实现的两道工序称为布局和布线。②FPGA常见的分析方法为STAStatic timing analysis,STA只需要提供电路网表就可以进行全面的评估验证并且原理上只需要遍历一次电路的拓扑结构因此具有分析速度快的优点。③单相时钟同步电路牛客网实战超前进位加法器半加法器加法器分为半加法器不需要考虑进位问题assign S A^ B;(^为异或的意思相同为0不同为1)assign C_out A B;(的含义两个同为1输出为1)全加器S A ^ B ^ C;C AB Ci(A^B)module full_adder(input A,input B,input C_i,output S,output C_o);assign S A ^ B ^ C_i ;assign C_o A B | C_i(a^b);项目实战!寻迹小车常见术语分析可靠性相关FIT(Failuare In Times)它是从时间维度来表示失效率的实际上它是描述“器件”失效率或故障率的单位。故障率入指的是正常工作的n个器件在运行一段时间t后其中丧失其规定功能的r个器件所占的比例其公式表述为这里的入单位是fit,定义是在10^9(小时)内出现一次故障即1Fit。因此某个器件失效率为100Fit,则平均的安全预期的安全工作为10^7小时。平均无故障时间指的是从一次故障到下一次故障的平均时间是衡量一个‘设备‘’的可靠性指标仅用于发生故障经维修或者更换器件能继续工作的设备或系统其单位是小时具体来说是指相邻两次故障之间的平均时间也称为平均间隔仅适用于可维护设备和系统同时也可以表述为设备或系统在总的使用阶段累计的工作时间与故障次数的比值。系统安全寿命如果某个器件给出了MTBF则可以通过其反算出FIT然后将整个系统的FITtotal进行相加通过10^9/toal/24/256就能得到工作的年数。