硬件笔记——DDR3电路设计

一、FPGA的Bank 简单来说，Bank是FPGA引脚的分组管理单位。FPGA的引脚需要连接如DDR内存、液晶屏、传感器等各种外部外设，这些外设的工作电压各不相同，如3.3V、2.5V、1.8V、1.5V。为了确保FPGA能同时兼容多种电压标准的外部器件，FPGA 内部的IO被划分成若干个组，每一组就称为一个Bank，同一个Bank里的所有引脚必须共用同一个供电电压Vcco，即同一个Bank内的所有引脚必须共用同一种电压源，该Bank的电压大小由用户自己通过电路和软件同步配置选择。 上图是Xilinx的XC7K325T的I/O Bank划分，Xilinx从7系列（Artix, Kintex, Virtex）开始，将Bank又分为HR Bank（宽电压型）和HP Bank（高性能型）两种。HR Bank可以支持更多的电压范围，而HP Bank可以支持更高的通信速率，但可支持的电压范围就不多，最高仅支持 1.8V（通常为1.8V、1.5V、1.2V、1.0V），不支持3.3V和2.5V标准。 上图是立创逻辑派的FPGA Bank划分，其中VCCO_4、VCCO_5、VCCO_6都接的1.5V电源，且Bank4、Bank5、Bank6上引脚的网络标签都和DDR3有关，说明这三个Bank都用于连接DDR3芯片。二、DDR3基础概念 上图是立创逻辑派中所使用的DDR3颗粒，为镁光的MT41J128M16JT-125-K，存储容量为2Gbit，工作电压为1.5V。下面是其数据手册：