别只盯着增益用Cadence仿真深挖差动放大器的‘隐藏属性’PSRR与共模抑制实战差动放大器作为模拟电路设计的核心模块其增益和带宽往往是工程师们首要关注的指标。然而在实际工程应用中仅关注这些基础参数远远不够——电源噪声抑制能力PSRR和共模信号抑制能力CMRR才是决定电路鲁棒性的关键隐藏属性。本文将带您超越基础仿真在Cadence环境中构建一套完整的差动放大器深度评估体系。1. 差动放大器的隐藏属性为什么PSRR和CMRR至关重要在理想情况下差动放大器应当完美放大差分信号而彻底抑制共模信号。但现实中的工艺偏差、电源噪声和温度变化都会导致性能劣化。PSRRPower Supply Rejection Ratio衡量电路抑制电源噪声的能力而CMRRCommon-Mode Rejection Ratio则反映对共模干扰的抵抗能力。这两个参数直接决定了电路在复杂环境中的实际表现。以一个典型的物联网传感器前端为例当电源线上存在100mV纹波时PSRR60dB的放大器会将噪声衰减到100μV级别若CMRR仅为40dB环境中1V的共模干扰将产生10mV的输出误差——这可能完全淹没微弱的传感器信号提示在生物电信号采集等应用中CMRR通常需要达到80dB以上才能有效提取μV级有效信号。2. Cadence仿真环境搭建超越基础设置的技巧2.1 器件参数优化配置采用SMIC 180nm工艺库关键器件设置如下器件类型宽度(W)长度(L)特殊考虑M0n184μm700nm匹配对偏差需1%M1n184μm700nm与M0严格对称M3p1810μm3μm增大尺寸可提升PSRRM4p1810μm3μm负载管匹配至关重要// 典型偏置设置示例 VDD 1.8 VCM 0.9 // 共模电压中点 VTAIL 0.6 // 尾电流源偏置2.2 仿真器关键配置在ADE L中需要特别注意AC分析设置频率范围从10Hz到10GHzanalysis - ac - start10 stop10G参数扫描使用Parametric Analysis工具扫描共模电压0.8V-1.6V蒙特卡洛分析添加3%的器件失配进行容差验证3. 深度仿真技术提取隐藏参数的实战方法3.1 共模抑制比(CMRR)的精确测量传统方法直接对比差分增益与共模增益但在Cadence中可以采用更精确的流程差分信号仿真VIN1: AC magnitude 0.5V VIN2: AC magnitude -0.5V测量输出得到差分增益Ad共模信号仿真VIN1: AC magnitude 1V VIN2: AC magnitude 1V测量输出得到共模增益Ac计算CMRRCMRR(dB) 20*log10(Ad/Ac)注意即使电路完全对称由于MOSFET的Early效应共模增益也不会为零。实测中CMRR60dB即属优秀设计。3.2 电源抑制比(PSRR)的多维度分析PSRR评估需要建立双路径仿真模型测试方案A主路径法保持电源电压VDD纯净无AC分量输入施加AC信号测量正常增益Av将输入接地给VDD添加AC1V扰动测量电源到输出的增益Aps计算PSRR Av/Aps测试方案B更精确的频域法// 在Testbench中添加以下激励 VDD ac1 dc1.8 Vin diff ac1通过这两种方法得到的PSRR曲线对比可以识别出低频段1kHz主要受偏置电路影响中频段与补偿电容相关高频段1MHz由器件寄生参数主导4. 性能优化实战从仿真结果到电路改进4.1 提升CMRR的关键措施根据仿真数据CMRR不足通常源于电流镜失配增大M3/M4的沟道长度从3μm增至5μm可使匹配精度提升约40%尾电流源阻抗在允许功耗下将尾电流MOSFET的L从700nm增加到1μm布局对称性采用共质心版图结构实测可改善CMRR 6-10dB优化前后的CMRR对比优化措施原始CMRR优化后CMRR面积代价电流镜L增大54dB62dB15%尾电流L增大54dB58dB8%共质心布局54dB60dB20%4.2 PSRR优化技巧通过参数扫描发现PSRR与以下参数强相关# PSRR敏感度分析示例 import numpy as np L_pload np.linspace(2e-6, 5e-6, 10) # p负载管长度扫描 psrr [45, 48, 52, 55, 58, 60, 62, 63, 64, 64] # 对应PSRR(dB) plt.plot(L_pload, psrr) plt.xlabel(PMOS L (m)) plt.ylabel(PSRR (dB))实际优化建议负载管尺寸将P负载管的L从3μm调整到4.5μmPSRR可提升约8dB级联结构采用共源共栅结构PSRR可额外提升12-15dB代价是输出摆幅减小电源滤波在VDD与地之间添加100pF的片上电容1kHz处PSRR改善约6dB5. 进阶分析从单次仿真到系统级评估5.1 工艺角与温度分析真正的工程设计必须考虑工艺波动和温度变化// 典型工艺角设置 mc_analysis montecarlo( variations mismatch, samples 50, firstrun typical, savefamily all ) temp [-40, 27, 85] // 温度扫描实测数据显示在TT/FF/SS三种工艺角下CMRR波动范围可达±5dB温度从-40°C升至85°C时PSRR可能劣化3-8dB5.2 噪声耦合分析现代混合信号系统中数字噪声耦合是常见问题。在Cadence中可通过以下步骤模拟在电源网络上叠加10mV100MHz的方波噪声使用瞬态分析观察输出端的噪声耦合情况通过FFT分析关键频点的噪声功率实测案例显示未优化设计输出噪声-42dBm增加PSRR优化后-58dBm结合Guard Ring布局技术-65dBm差动放大器的这些隐藏属性优化往往需要根据具体应用场景做出权衡。在低功耗医疗设备中可能优先保障CMRR而在高速通信接口中则更关注高频PSRR特性。
别只盯着增益！用Cadence仿真深挖差动放大器的‘隐藏属性’：PSRR与共模抑制实战
发布时间：2026/7/24 8:49:28
别只盯着增益用Cadence仿真深挖差动放大器的‘隐藏属性’PSRR与共模抑制实战差动放大器作为模拟电路设计的核心模块其增益和带宽往往是工程师们首要关注的指标。然而在实际工程应用中仅关注这些基础参数远远不够——电源噪声抑制能力PSRR和共模信号抑制能力CMRR才是决定电路鲁棒性的关键隐藏属性。本文将带您超越基础仿真在Cadence环境中构建一套完整的差动放大器深度评估体系。1. 差动放大器的隐藏属性为什么PSRR和CMRR至关重要在理想情况下差动放大器应当完美放大差分信号而彻底抑制共模信号。但现实中的工艺偏差、电源噪声和温度变化都会导致性能劣化。PSRRPower Supply Rejection Ratio衡量电路抑制电源噪声的能力而CMRRCommon-Mode Rejection Ratio则反映对共模干扰的抵抗能力。这两个参数直接决定了电路在复杂环境中的实际表现。以一个典型的物联网传感器前端为例当电源线上存在100mV纹波时PSRR60dB的放大器会将噪声衰减到100μV级别若CMRR仅为40dB环境中1V的共模干扰将产生10mV的输出误差——这可能完全淹没微弱的传感器信号提示在生物电信号采集等应用中CMRR通常需要达到80dB以上才能有效提取μV级有效信号。2. Cadence仿真环境搭建超越基础设置的技巧2.1 器件参数优化配置采用SMIC 180nm工艺库关键器件设置如下器件类型宽度(W)长度(L)特殊考虑M0n184μm700nm匹配对偏差需1%M1n184μm700nm与M0严格对称M3p1810μm3μm增大尺寸可提升PSRRM4p1810μm3μm负载管匹配至关重要// 典型偏置设置示例 VDD 1.8 VCM 0.9 // 共模电压中点 VTAIL 0.6 // 尾电流源偏置2.2 仿真器关键配置在ADE L中需要特别注意AC分析设置频率范围从10Hz到10GHzanalysis - ac - start10 stop10G参数扫描使用Parametric Analysis工具扫描共模电压0.8V-1.6V蒙特卡洛分析添加3%的器件失配进行容差验证3. 深度仿真技术提取隐藏参数的实战方法3.1 共模抑制比(CMRR)的精确测量传统方法直接对比差分增益与共模增益但在Cadence中可以采用更精确的流程差分信号仿真VIN1: AC magnitude 0.5V VIN2: AC magnitude -0.5V测量输出得到差分增益Ad共模信号仿真VIN1: AC magnitude 1V VIN2: AC magnitude 1V测量输出得到共模增益Ac计算CMRRCMRR(dB) 20*log10(Ad/Ac)注意即使电路完全对称由于MOSFET的Early效应共模增益也不会为零。实测中CMRR60dB即属优秀设计。3.2 电源抑制比(PSRR)的多维度分析PSRR评估需要建立双路径仿真模型测试方案A主路径法保持电源电压VDD纯净无AC分量输入施加AC信号测量正常增益Av将输入接地给VDD添加AC1V扰动测量电源到输出的增益Aps计算PSRR Av/Aps测试方案B更精确的频域法// 在Testbench中添加以下激励 VDD ac1 dc1.8 Vin diff ac1通过这两种方法得到的PSRR曲线对比可以识别出低频段1kHz主要受偏置电路影响中频段与补偿电容相关高频段1MHz由器件寄生参数主导4. 性能优化实战从仿真结果到电路改进4.1 提升CMRR的关键措施根据仿真数据CMRR不足通常源于电流镜失配增大M3/M4的沟道长度从3μm增至5μm可使匹配精度提升约40%尾电流源阻抗在允许功耗下将尾电流MOSFET的L从700nm增加到1μm布局对称性采用共质心版图结构实测可改善CMRR 6-10dB优化前后的CMRR对比优化措施原始CMRR优化后CMRR面积代价电流镜L增大54dB62dB15%尾电流L增大54dB58dB8%共质心布局54dB60dB20%4.2 PSRR优化技巧通过参数扫描发现PSRR与以下参数强相关# PSRR敏感度分析示例 import numpy as np L_pload np.linspace(2e-6, 5e-6, 10) # p负载管长度扫描 psrr [45, 48, 52, 55, 58, 60, 62, 63, 64, 64] # 对应PSRR(dB) plt.plot(L_pload, psrr) plt.xlabel(PMOS L (m)) plt.ylabel(PSRR (dB))实际优化建议负载管尺寸将P负载管的L从3μm调整到4.5μmPSRR可提升约8dB级联结构采用共源共栅结构PSRR可额外提升12-15dB代价是输出摆幅减小电源滤波在VDD与地之间添加100pF的片上电容1kHz处PSRR改善约6dB5. 进阶分析从单次仿真到系统级评估5.1 工艺角与温度分析真正的工程设计必须考虑工艺波动和温度变化// 典型工艺角设置 mc_analysis montecarlo( variations mismatch, samples 50, firstrun typical, savefamily all ) temp [-40, 27, 85] // 温度扫描实测数据显示在TT/FF/SS三种工艺角下CMRR波动范围可达±5dB温度从-40°C升至85°C时PSRR可能劣化3-8dB5.2 噪声耦合分析现代混合信号系统中数字噪声耦合是常见问题。在Cadence中可通过以下步骤模拟在电源网络上叠加10mV100MHz的方波噪声使用瞬态分析观察输出端的噪声耦合情况通过FFT分析关键频点的噪声功率实测案例显示未优化设计输出噪声-42dBm增加PSRR优化后-58dBm结合Guard Ring布局技术-65dBm差动放大器的这些隐藏属性优化往往需要根据具体应用场景做出权衡。在低功耗医疗设备中可能优先保障CMRR而在高速通信接口中则更关注高频PSRR特性。
)
