1. 玄铁C910开发环境搭建全攻略第一次接触玄铁C910 RTL开发的朋友可能会被复杂的工具链和环境配置搞得晕头转向。作为一个在RISC-V开发环境搭建上踩过无数坑的老手今天我就来手把手教你从零开始搭建完整的C910仿真调试环境。整个过程就像组装一台电脑需要准备好各个零部件工具链然后把它们正确连接起来环境配置最后才能顺利开机运行仿真调试。玄铁C910是平头哥半导体推出的高性能RISC-V处理器核心开源后吸引了大量开发者。但官方文档对于环境搭建的描述比较简略很多新手会在第一步就卡住。别担心跟着我的步骤走保证你能在1小时内搞定所有环境配置甚至包括那些官方没明说的小技巧。2. 基础工具链安装2.1 必备软件准备在开始之前我们需要准备以下工具就像厨师做菜前要备好食材和厨具VCSSynopsys的仿真工具建议安装2020以上版本Verdi波形查看神器版本需要与VCS匹配GCC工具链平头哥定制版的RISC-V编译器Git代码版本管理工具Csh/Tcsh建议使用Tcsh比默认的Bash更适合这个开发环境安装VCS和Verdi时有个小技巧先装Verdi再装VCS这样VCS安装时会自动识别Verdi路径。我遇到过反过来安装导致两者无法联动的情况浪费了半天时间排查。2.2 获取玄铁C910源码官方开源代码托管在GitHub我们直接用git克隆git clone https://github.com/T-head-Semi/openc910.git建议新建一个专门的目录存放代码比如~/C910_Dev。我见过有人直接把代码下到桌面结果路径中有空格导致后续脚本报错这种低级错误一定要避免。3. 环境配置详解3.1 目录结构调整下载后的代码结构可能和实际需要的有些差异这是第一个坑点。进入smart_run目录你会发现缺少work文件夹。这个文件夹是编译过程中临时文件的存放位置必须手动创建cd openc910/smart_run mkdir work这个小细节官方文档没提但如果不做后续编译会直接报错退出。我在第一次搭建时就栽在这里还以为是自己环境没配好。3.2 环境变量设置玄铁C910使用csh脚本来设置环境变量这和我们平时用的bash有些不同。执行以下命令cd C910_RTL_FACTORY source setup/setup.csh如果看到一堆环境变量定义输出说明这一步成功了。有个常见错误是直接用bash执行csh脚本会导致语法报错。建议在终端中输入csh切换到csh shell再操作。4. 编译工具链配置4.1 获取平头哥定制GCC从平头哥开放社区下载专用工具链选择Xuantie-900-gcc-elf-newlib-x86_64-V2.6.1-20220906.tar.gz这个版本。下载后解压到合适位置比如/opt/t-head。4.2 修改工具链路径打开smart_run/setup/example_setup.csh找到GCC路径配置行修改为你的实际解压路径setenv TOOL_EXTENSION /opt/t-head/xuantie-900-gcc-elf-newlib-x86_64-V2.6.1/bin/保存后执行source setup/example_setup.csh如果看到红色框的输出虽然看起来像错误其实是正常提示说明路径配置正确。5. 编译与仿真实战5.1 Makefile修复技巧运行make help时可能会遇到语法错误这是因为Makefile中有几处引号不匹配。打开smart_run/Makefile检查271-275行确保所有引号都是成对出现的。这个bug很隐蔽我第一次遇到时还以为是自己修改导致的。5.2 使用不同仿真器编译玄铁C910支持多种仿真器默认是iverilog但我们更推荐用VCSmake compile SIMvcsVCS编译速度更快而且与Verdi的兼容性更好。编译完成后可以查看提供的测试用例make showcase5.3 运行Hello World测试选择经典的hello_world案例进行测试make runcase CASEhello_world SIMvcs DumponDumpon参数会生成波形文件方便后续调试。如果看到终端输出Hello World!恭喜你整个环境已经搭建成功6. 波形调试技巧6.1 使用Verdi分析波形编译时加了Dumpon选项后会在smart_run/work目录下生成fsdb波形文件。用Verdi打开verdi -ssf work/hello_world.fsdb 在Verdi中我习惯先看顶层信号然后逐步深入。特别要注意时钟信号和复位信号是否正常这是排查问题的第一步。6.2 常见问题排查如果波形显示异常可以检查以下几点时钟频率设置是否正确复位信号是否按预期释放关键使能信号是否有效存储器初始化是否完成记住保存常用的Verdi配置文件下次可以直接加载省去重新设置窗口布局的麻烦。7. 进阶开发建议环境搭建只是第一步后续的RTL开发才是重头戏。建议从简单模块开始修改比如先尝试修改ALU的行为观察波形变化。每次修改前做好版本控制使用git创建分支git checkout -b alu_modify这样即使改错了也能轻松回退。我见过有人直接在主分支上开发结果把环境搞崩了不得不重新搭建这个教训一定要吸取。玄铁C910的代码结构清晰模块划分明确是学习高性能CPU设计的绝佳素材。多花时间研究代码中的状态机设计和流水线控制这些才是处理器的精华所在。
平头哥玄铁C910 RTL开发环境实战搭建指南
发布时间：2026/6/19 10:18:09
1. 玄铁C910开发环境搭建全攻略第一次接触玄铁C910 RTL开发的朋友可能会被复杂的工具链和环境配置搞得晕头转向。作为一个在RISC-V开发环境搭建上踩过无数坑的老手今天我就来手把手教你从零开始搭建完整的C910仿真调试环境。整个过程就像组装一台电脑需要准备好各个零部件工具链然后把它们正确连接起来环境配置最后才能顺利开机运行仿真调试。玄铁C910是平头哥半导体推出的高性能RISC-V处理器核心开源后吸引了大量开发者。但官方文档对于环境搭建的描述比较简略很多新手会在第一步就卡住。别担心跟着我的步骤走保证你能在1小时内搞定所有环境配置甚至包括那些官方没明说的小技巧。2. 基础工具链安装2.1 必备软件准备在开始之前我们需要准备以下工具就像厨师做菜前要备好食材和厨具VCSSynopsys的仿真工具建议安装2020以上版本Verdi波形查看神器版本需要与VCS匹配GCC工具链平头哥定制版的RISC-V编译器Git代码版本管理工具Csh/Tcsh建议使用Tcsh比默认的Bash更适合这个开发环境安装VCS和Verdi时有个小技巧先装Verdi再装VCS这样VCS安装时会自动识别Verdi路径。我遇到过反过来安装导致两者无法联动的情况浪费了半天时间排查。2.2 获取玄铁C910源码官方开源代码托管在GitHub我们直接用git克隆git clone https://github.com/T-head-Semi/openc910.git建议新建一个专门的目录存放代码比如~/C910_Dev。我见过有人直接把代码下到桌面结果路径中有空格导致后续脚本报错这种低级错误一定要避免。3. 环境配置详解3.1 目录结构调整下载后的代码结构可能和实际需要的有些差异这是第一个坑点。进入smart_run目录你会发现缺少work文件夹。这个文件夹是编译过程中临时文件的存放位置必须手动创建cd openc910/smart_run mkdir work这个小细节官方文档没提但如果不做后续编译会直接报错退出。我在第一次搭建时就栽在这里还以为是自己环境没配好。3.2 环境变量设置玄铁C910使用csh脚本来设置环境变量这和我们平时用的bash有些不同。执行以下命令cd C910_RTL_FACTORY source setup/setup.csh如果看到一堆环境变量定义输出说明这一步成功了。有个常见错误是直接用bash执行csh脚本会导致语法报错。建议在终端中输入csh切换到csh shell再操作。4. 编译工具链配置4.1 获取平头哥定制GCC从平头哥开放社区下载专用工具链选择Xuantie-900-gcc-elf-newlib-x86_64-V2.6.1-20220906.tar.gz这个版本。下载后解压到合适位置比如/opt/t-head。4.2 修改工具链路径打开smart_run/setup/example_setup.csh找到GCC路径配置行修改为你的实际解压路径setenv TOOL_EXTENSION /opt/t-head/xuantie-900-gcc-elf-newlib-x86_64-V2.6.1/bin/保存后执行source setup/example_setup.csh如果看到红色框的输出虽然看起来像错误其实是正常提示说明路径配置正确。5. 编译与仿真实战5.1 Makefile修复技巧运行make help时可能会遇到语法错误这是因为Makefile中有几处引号不匹配。打开smart_run/Makefile检查271-275行确保所有引号都是成对出现的。这个bug很隐蔽我第一次遇到时还以为是自己修改导致的。5.2 使用不同仿真器编译玄铁C910支持多种仿真器默认是iverilog但我们更推荐用VCSmake compile SIMvcsVCS编译速度更快而且与Verdi的兼容性更好。编译完成后可以查看提供的测试用例make showcase5.3 运行Hello World测试选择经典的hello_world案例进行测试make runcase CASEhello_world SIMvcs DumponDumpon参数会生成波形文件方便后续调试。如果看到终端输出Hello World!恭喜你整个环境已经搭建成功6. 波形调试技巧6.1 使用Verdi分析波形编译时加了Dumpon选项后会在smart_run/work目录下生成fsdb波形文件。用Verdi打开verdi -ssf work/hello_world.fsdb 在Verdi中我习惯先看顶层信号然后逐步深入。特别要注意时钟信号和复位信号是否正常这是排查问题的第一步。6.2 常见问题排查如果波形显示异常可以检查以下几点时钟频率设置是否正确复位信号是否按预期释放关键使能信号是否有效存储器初始化是否完成记住保存常用的Verdi配置文件下次可以直接加载省去重新设置窗口布局的麻烦。7. 进阶开发建议环境搭建只是第一步后续的RTL开发才是重头戏。建议从简单模块开始修改比如先尝试修改ALU的行为观察波形变化。每次修改前做好版本控制使用git创建分支git checkout -b alu_modify这样即使改错了也能轻松回退。我见过有人直接在主分支上开发结果把环境搞崩了不得不重新搭建这个教训一定要吸取。玄铁C910的代码结构清晰模块划分明确是学习高性能CPU设计的绝佳素材。多花时间研究代码中的状态机设计和流水线控制这些才是处理器的精华所在。
