1. 项目概述与核心价值如果你在嵌入式系统里搞过音频信号生成比如用蜂鸣器播放个简单的音乐或者实现电话拨号音大概率都接触过PWM。但很多人可能只是调调库改改占空比知其然不知其所以然。今天我想从一个更底层的角度结合飞思卡尔Freescale现NXP经典的HC08、HC11、HC12系列微控制器来彻底拆解如何用PWM和直接D/A转换技术精准地生成通信领域里至关重要的双音多频信号。DTMF信号就是我们老式电话按键时听到的“嘟、嘟”声它由两个特定频率的正弦波叠加而成。比如按“1”键就是697Hz和1209Hz的组合。在微控制器上生成这种信号难点不在于产生两个频率而在于如何用有限的资源8位或16位MCU没有专用DAC稳定、精确、低噪声地合成出标准的正弦波并且能灵活地控制信号的启停和切换。这背后涉及到对PWM本质的理解、对定时器中断的精准把控以及对系统时序的苛刻要求。我手头这份飞思卡尔的AN1771应用笔记虽然年代有些久远但其原理和设计思想至今依然极具参考价值。它没有停留在理论公式而是给出了针对不同MCU架构的具体汇编代码实现从最基础的PWM配置到处理中断延迟对动态范围的影响再到使用外部DAC芯片提升性能形成了一个完整的解决方案谱系。接下来我就带你从原理到实践一步步复现这个经典的信号生成系统并分享我在类似项目中踩过的坑和总结的经验。2. 核心原理PWM如何“伪装”成DAC2.1 PWM-DAC的基本数学模型很多人把PWM当DAC用但没想明白为什么一个只有0和1的数字波形经过一个简单的RC低通滤波器后就能输出一个平滑的模拟电压。其核心在于信号的平均值。假设一个PWM波的周期是T高电平时间为Ton占空比D Ton / T。如果其幅值为Vcc通常是MCU的IO电压如3.3V或5V那么在一个周期内其平均电压为Vavg (Ton * Vcc (T - Ton) * 0) / T D * Vcc你看平均电压Vavg与占空比D呈完美的线性关系。如果我们能快速改变D那么Vavg也会快速变化。当我们变化的频率远高于PWM基频时经过低通滤波器它像一个“取平均”的算子后输出就是一个跟随D变化的模拟电压。这就是PWM-DAC的全部理论基础。注意这里有个关键前提PWM的频率Fpwm 1/T必须远高于我们希望输出的模拟信号的最高频率分量遵循奈奎斯特采样定理通常要高10倍以上同时低通滤波器的截止频率要设置在这两者之间才能有效滤除PWM开关噪声保留我们想要的信号。2.2 从数字到模拟正弦波的离散化与重建我们要生成一个正弦波比如Vout A * sin(2πft φ)。在数字世界里我们无法产生连续的值只能以固定的时间间隔Ts采样周期对其进行采样得到一系列离散的幅度值S[n]。S[n] A * sin(2πf * n * Ts φ)这里的n是采样点序号。Ts的倒数就是采样率Fs。对于DTMF信号其最高频率成分是1633Hz。根据奈奎斯特采样定理Fs必须大于2 * 1633Hz ≈ 3266Hz。工程上为了留有余量和便于滤波通常选择8kHz左右的采样率。AN1771中使用的就是Fs 7.8125 kHz。得到离散幅度序列S[n]后我们需要将其映射到PWM的占空比上。假设PWM的分辨率是8位即占空比可以设置为0到255共256级那么我们需要将S[n]范围通常在[-1, 1]缩放到[0, 255]区间。一个常见的公式是PWM_Value[n] 128 127 * S[n]因为128对应50%占空比即0V中点这样我们只需要在每一个采样时刻n*Ts计算出对应的S[n]然后将其转换为PWM_Value[n]并更新PWM的占空比寄存器经过滤波后输出就是一个正弦波了。2.3 相位累加器高效生成连续波形的核心技巧你可能会问难道每个采样点我都要实时调用sin()函数计算在几十MHz主频的8位MCU上浮点sin()计算简直是灾难。这里就引出了一个数字信号处理中的经典技巧查表法结合相位累加器。我们预先计算好一个正弦波在一个周期内的采样值存成一个数组正弦表。比如一个周期采样256个点SIN_TAB[0]到SIN_TAB[255]就存储了sin(2π * i / 256)对应的PWM值。如何连续地、以任意频率遍历这个表呢这就需要相位累加器。它是一个不断累加的变量通常是16位或24位整数其累加步进值D决定了输出频率。Fout (D * Fs) / (2^N)其中Fout是我们想生成的频率如697Hz。Fs是采样率7.8125kHz。N是相位累加器的位数比如16位。D就是我们需要计算的累加步进。以生成697Hz信号为例Fs7812.5HzN16则D (Fout * 2^N) / Fs (697 * 65536) / 7812.5 ≈ 5847这个D值在AN1771的DTMF频率表中被直接列出如Low Tone Dreg Decimal 5847。在每次采样中断中我们不是直接增加数组索引而是将D累加到相位累加器ACCFX中。相位累加器的高位比如高8位就作为查表的索引。因为累加可能会溢出但这正好对应正弦波的周期性实现了无缝循环。对于双音信号如DTMF我们只需要两个独立的相位累加器ACCFX和ACCFY和两个频率步进值DX和DY在每次中断中分别累加、查表然后将两个查表结果相加并除以2防止溢出就得到了合成波形的PWM值。3. 微控制器PWM模块的实战配置与差异纸上谈兵终觉浅我们直接看代码。AN1771提供了HC05、HC08、HC11、HC12四种MCU的实现它们各有特点反映了不同时代和架构下PWM模块的设计思路。3.1 HC05与MC4基础输入捕获同步法HC05的PWM模块PLMA比较简单没有专用的缓冲机制。它的设计很巧妙用PWM输出信号的边沿来触发输入捕获中断从而同步更新下一个周期的占空比。配置核心初始化PWM模块设置频率例如1.92kHz。这个频率是PWM本身的载波频率它必须远高于我们最终要生成的音频频率最高1633Hz1.92kHz显然不够因此这里可能是个笔误或特例通常需要几十kHz以上。更合理的解释是这里的PWM周期直接用作采样时钟Fs的来源。初始化输入捕获通道捕获PWM输出脚的边沿上升沿或下降沿。在输入捕获中断服务程序ISR中计算下一个采样点的正弦值并写入PWM占空比寄存器。关键点与坑非缓冲更新的风险在中断中写入的占空比值是用于下一个PWM周期的。如果写入时机不对比如在PWM周期中间写入可能会导致当前周期波形畸变。HC05利用输入捕获在PWM周期结束时触发中断完美规避了这个问题。中断延迟的影响从捕获边沿到ISR真正开始执行并更新寄存器存在中断响应延迟。这限制了最小可生成的脉冲宽度TMIN从而影响了PWM-DAC的动态范围即能分辨的电压级数。在低频率PWM下这个问题不明显但在高采样率、高分辨率要求下就很关键。3.2 HC08带缓冲的PWM模式HC08的PWM模块提供了一个重要特性双缓冲寄存器。它有两套占空比寄存器例如TCH0H:L和TCH1H:L。当PWM计数器运行时它使用其中一套寄存器比如寄存器0生成当前波形程序员可以在任何时间安全地更新另一套寄存器寄存器1。在下一个PWM周期开始时硬件会自动切换使用新写入的寄存器组。配置核心初始化PWM定时器设置周期。配置PWM通道为缓冲模式通过设置TSC0寄存器的MS0B位等。初始化一个软件计数器track变量来跟踪当前正在使用的缓冲区。在定时器溢出中断TOVI中计算新的PWM值并根据track变量的状态将其写入非活动的缓冲区。然后翻转track变量。优势完全消除更新毛刺因为更新发生在后台缓冲区在PWM周期边界由硬件自动切换所以输出波形不会因软件写入时机而产生任何 glitch毛刺。简化编程模型程序员无需精确计算写入时机只需在中断中“无脑”写入另一个缓冲区即可大大降低了时序设计的复杂度。3.3 HC11用输出比较模拟PWM有些HC11型号没有硬件PWM模块。AN1771展示了如何用两个输出比较OC通道来“拼凑”出一个PWM。OC1用于设置周期并在周期开始时产生中断OC2用于在周期内清除输出引脚。配置核心配置一个IO口如PA6为OC1输出模式。配置OC1在比较匹配时置高引脚并产生中断。配置OC2在比较匹配时清零同一个引脚PA6。在OC1中断服务程序中 a. 根据本次需要的脉冲宽度Ton计算并设置OC2的比较值TOC2 TCNT Ton。 b. 计算下一个周期的OC1比较值TOC1 TOC1 TSAMP以维持固定的采样周期。 c. 计算下一个采样点的PWM值即下一个周期的Ton。时序精算 这是HC11方案最精髓也最复杂的地方。Ton的最小值TMIN受到严格限制TMIN Tint_resp Tinstr Toc2_update 1Tint_resp中断响应时间压栈、取向量等。Tinstr中断服务程序中在设置OC2之前必须执行的指令周期数。Toc2_update写入OC2寄存器所需的指令周期。1因为OC2的比较值必须大于当前TCNT值。AN1771详细计算了使用WAI指令和不使用时的TMIN分别是19和40个CPU周期。这直接决定了PWM-DAC的最小输出电压不是0从而压缩了有效的动态范围。例如在9.83MHz晶振、Fs7.8125kHz时一个PWM周期TSAMP314个时钟周期。如果TMIN40那么最大Ton就是TMAX313可用步数RANGE 313-40273小于256所以无法实现完整的8位分辨率。解决方案是提高主频或降低Fs。3.4 HC12更强大的PWM与查表优化HC12的PWM模块功能更完善支持独立的时钟源、可编程周期和占空比并且同样有缓冲模式。配置核心配置PWM时钟预分频和周期寄存器PWCLK,PWPER0。注意这里PWM频率是采样频率的整数倍例如4倍PWM的更新由另一个定时器通道输入捕获TC7来同步触发这与HC05的思路类似但更灵活。配置输入捕获TC7用于在PWM周期结束时产生中断。在TC7中断中计算并更新PWM占空比寄存器PWDTY0。内存优化技巧——插值查表 HC12有一个强大的TBL查表并插值指令。这允许我们使用一个更小的正弦表例如32字节然后利用相位累加器的小数部分低几位进行线性插值来“恢复”出256个点的效果。原理如下标准方法相位累加器是16位取其高8位ACCFX[15:8]作为256字节表的索引。插值方法将正弦表压缩为32字节是256的1/8。我们需要将相位累加器的“小数点”位置上移3位。原本整数部分在高8位现在我们把ACCFX右移3位那么高5位ACCFX[15:11]作为32字节表的索引低8位ACCFX[10:3]这里需要仔细对齐作为插值因子B。TBL指令的执行过程类似于Result Table[Index] (Table[Index1] - Table[Index]) * (B / 256)。这样我们用32字节存储和额外的约25个机器周期的计算开销换来了接近256字节表的波形质量在内存紧张的系统中非常划算。4. 提升性能的进阶方案直接D/A接口当PWM-DAC的性能主要是信噪比和动态范围无法满足要求时或者系统主频较低想降低功耗时外接一个真正的DAC芯片是更好的选择。AN1771以DAC0832为例讲解了如何与MCU协同工作。4.1 为什么需要外部DACPWM-DAC的噪声主要来源于开关噪声PWM方波的高次谐波尽管有滤波但很难完全消除。电源噪声PWM输出级切换时会对电源产生扰动。分辨率限制受限于PWM时钟和中断延迟有效位数可能达不到8位。专用DAC芯片如8位DAC0832内部是电阻网络或电容阵列输出的是真正的模拟电平噪声和线性度通常远好于PWM滤波后的结果。4.2 关键挑战同步更新使用外部DAC一个容易被忽视但至关重要的问题是何时更新DAC的数据如果更新时刻与采样时钟不同步哪怕只有一个CPU周期的抖动都会在输出信号中引入额外的噪声相当于采样时间抖动。AN1771提出了两种同步策略1. 使用WAI指令等待中断 在每次更新DAC后执行WAI等待中断指令。这会让CPU进入低功耗等待状态并且预先将寄存器压栈。当中断来临时CPU可以以固定且最短的延迟响应。这就保证了从中断触发到ISR中开始执行DAC计算代码的间隔是恒定的从而实现了同步。缺点必须保证每次DAC更新后都执行WAI在复杂的中断嵌套系统中难以管理且会阻塞其他低优先级任务。2. 使用输出比较触发外部锁存推荐 这是更优雅和可靠的方案。硬件连接上DAC0832有两级锁存WR写和XFER传输。MCU的数据总线连接DAC输入一个输出比较引脚如OC7连接XFER。工作流程 a. 输出比较中断发生作为采样时钟。 b. 在ISR中CPU计算新的D/A值并通过数据端口写入DAC0832写入第一级锁存。 c.关键一步ISR不立即产生XFER信号而是配置输出比较使其在下一个采样时刻精确地产生一个脉冲给XFER。 d. 当XFER脉冲到来时DAC0832才将第一级锁存中的数据真正传输到D/A转换器更新模拟输出。优势DAC的更新时刻由硬件定时器输出比较绝对精确地控制完全消除了软件中断响应时间抖动的影响。CPU只需要在中断发生后“尽快”计算并准备好数据即可对实时性要求降低了。5. DTMF与呼叫进度音的具体实现理解了单音生成双音合成就是水到渠成。DTMF是“双音多频”每个按键对应一个高频组和低频组频率的组合。5.1 频率表与“2 of 8”编码AN1771的Table 4给出了所有标准DTMF频率、呼叫进度音频率及其对应的Dreg值即相位累加步进D。例如数字“1”是697Hz和1209Hz对应的D值分别是5847和10142十进制。为了便于存储和查找通常采用“2 of 8”编码。将4个低频697, 770, 852, 941 Hz和4个高频1209, 1336, 1477, 1633 Hz各用2位二进制表示。这样一个ASCII字符如‘1’可以通过查表ASC_T转换成一个4位的“2 of 8”码其高2位索引高频表DTMFhi低2位索引低频表DTMFlo快速获取两个D值。5.2 完整的信号生成与控制流程AN1771的TELCO Subroutines展示了一个完整的应用层控制流程初始化清零相位累加器ACCFX,ACFY、音调定时器tontimer并设置初始频率步进DX,DY为0静音。字符串发送DTMFstr解析一个以回车符EOL结尾的ASCII字符串如“123A”。对每个字符调用ASCdtmf子程序。单字符处理ASCdtmf a. 将ASCII字符转换为“2 of 8”码。 b. 根据码值从DTMFhi和DTMFlo表中取出对应的D值存入DX和DY。 c. 启动音调定时器tontimer toneon此时中断服务程序会根据DX/DY生成合成信号。 d. 循环等待直到tontimer递减到0。 e. 将DX/DY清零进入静音间隔tontimer toneoff再次等待。 f. 返回准备发送下一个字符。呼叫进度音生成CPsub处理拨号音Dial、忙音Busy、回铃音Ringback。这些是连续或间歇的双音信号。例如忙音是620Hz和480Hz以0.5秒开、0.5秒关的节奏循环。程序通过设置不同的tontimerbusyon,busyoff和循环次数busycount来实现。5.3 中断服务程序ISR的通用模式无论底层是PWM还是直接DAC其ISR的核心逻辑是通用的堪称经典范式; 伪代码描述核心逻辑 Tone_Generator_ISR: 1. 清除中断标志位。 2. 更新相位累加器1: ACCFX DX 3. 更新相位累加器2: ACCFY DY 4. 用ACCFX的高位索引正弦表得到样本值1。 5. 用ACCFY的高位索引正弦表得到样本值2。 6. 将两个样本值相加并除以2防止溢出得到合成样本值。 7. 将合成样本值写入PWM占空比寄存器或DAC数据端口。 8. 递减音调持续时间计数器 tontimer。如果减到0则在下次ISR或主循环中将DX/DY清零以停止发声。 9. 返回。这个ISR的执行时间必须严格小于采样间隔1/Fs对于7.8125kHz即128微秒否则系统会崩溃。6. 实战配置清单与避坑指南6.1 硬件连接与参数计算清单假设我们使用HC12 MCU外接一个简单的RC低通滤波器来还原PWM-DAC信号。项目参数/型号说明与计算MCUMC9S12系列主频E 8 MHz目标信号DTMF最高频率Fmax 1633 Hz采样率Fs7.8125 kHz经验值需满足Fs 2 * Fmax且是DTMF频率的公倍数以便生成整数D值。PWM载波频率Fpwm31.25 kHzFpwm E / (PWPER0 1)。设PWPER0255则Fpwm8MHz/25631.25kHz。这是Fs的4倍便于同步。PWM分辨率8位由PWPER0255决定占空比0-255对应256级。低通滤波器二阶RC截止频率Fc ≈ 2 kHz。设计在Fs和Fpwm之间滤除31.25kHz的PWM开关噪声保留音频信号。可使用Fc 1/(2πRC)计算。相位累加器位数16位足够精度频率步进D (Fout * 65536) / Fs。正弦表大小256字节或32字节256字节质量最佳32字节加插值可节省内存。中断源定时器输入捕获配置为每4个PWM周期触发一次即Fs用于同步更新。6.2 常见问题与调试技巧实录在实际焊接和编程中你肯定会遇到下面这些问题问题1输出声音有“咔嗒”声或爆破音。原因APWM占空比更新时机不对。在PWM周期中间更新占空比寄存器会导致当前周期波形突变。解决确保在PWM周期开始或结束时更新。使用HC08的缓冲模式或像HC05/HC12那样用输入捕获在周期结束时触发中断并更新。原因B从有声音到静音或切换频率时占空比没有平滑过渡到50%对应0V。直接从某个占空比跳到50%相当于一个阶跃信号经过滤波器就是“噗”的一声。解决在停止音调时不要立即将DX/DY设为0而应先将目标PWM值在几个采样周期内渐变到12850%占空比然后再停止累加。这需要稍微修改控制逻辑。问题2生成的DTMF音调频率不准电话系统无法识别。原因A采样率Fs计算或设置错误。Fs是整个系统的“心跳”必须绝对准确。解决仔细检查定时器重载值的计算。TSAMP (XTAL / 分频) / Fs。确保使用长整型计算避免舍入误差。最好用示波器测量实际中断间隔。原因B晶振精度不够。DTMF规范要求频率误差在±1.5%以内普通陶瓷谐振器可能达不到。解决使用精度更高的晶体振荡器如±50ppm。问题3同时运行其他任务时音频出现断续或杂音。原因中断服务程序ISR执行时间过长或被更高优先级中断打断导致某个采样点丢失或延迟更新。解决优化ISR使用查表法避免在ISR内做乘除等耗时运算。确保ISR代码路径是确定性的。提升主频如果ISR已经无法优化考虑使用更高主频的MCU。中断优先级将音频生成中断设为最高优先级确保其不被其他中断打断。检查tontimer递减tontimer的递减必须在ISR内完成避免在主循环中操作导致竞态条件。问题4使用外部DAC时输出有固定频率的噪声。原因数据更新与采样时钟不同步。如果DAC更新是由软件直接写入而写入时刻受中断响应时间抖动影响就会引入周期性噪声。解决严格按照AN1771的第二种方案使用输出比较硬件信号来锁存DAC数据将更新时刻的抖动降至纳秒级。问题5如何验证生成的信号质量工具必备数字示波器最好带FFT功能和频谱分析仪或示波器的FFT功能。方法时域观察看PWM输出波形是否规整占空比是否按正弦规律平滑变化需关闭滤波器观察。看滤波后的模拟输出是否为正弦波幅值是否稳定。频域分析使用FFT。你应能在频谱上清晰地看到两个DTMF频率的尖峰且其他频率成分特别是PWM载波及其谐波应被充分抑制。如果看到在目标频率附近有额外的“毛刺”可能是时序抖动引起的相位噪声。最后嵌入式音频生成是一个对时序要求极其苛刻的领域。这份AN1771笔记的价值在于它不仅仅给出了代码更揭示了在资源受限环境下进行精确信号合成的系统工程思维从原理分析、硬件选型、时序预算到代码优化。当你吃透了这套方法不仅能做DTMF任何基于DDS的信号合成比如电子琴、报警音、甚至简单的语音播放其核心框架都是相通的。关键在于对定时器、中断和底层外设的精准操控以及对系统每一个时钟周期的敬畏。
从PWM到DAC：在8位MCU上精准生成DTMF信号的底层原理与工程实践
发布时间：2026/6/8 13:52:38
1. 项目概述与核心价值如果你在嵌入式系统里搞过音频信号生成比如用蜂鸣器播放个简单的音乐或者实现电话拨号音大概率都接触过PWM。但很多人可能只是调调库改改占空比知其然不知其所以然。今天我想从一个更底层的角度结合飞思卡尔Freescale现NXP经典的HC08、HC11、HC12系列微控制器来彻底拆解如何用PWM和直接D/A转换技术精准地生成通信领域里至关重要的双音多频信号。DTMF信号就是我们老式电话按键时听到的“嘟、嘟”声它由两个特定频率的正弦波叠加而成。比如按“1”键就是697Hz和1209Hz的组合。在微控制器上生成这种信号难点不在于产生两个频率而在于如何用有限的资源8位或16位MCU没有专用DAC稳定、精确、低噪声地合成出标准的正弦波并且能灵活地控制信号的启停和切换。这背后涉及到对PWM本质的理解、对定时器中断的精准把控以及对系统时序的苛刻要求。我手头这份飞思卡尔的AN1771应用笔记虽然年代有些久远但其原理和设计思想至今依然极具参考价值。它没有停留在理论公式而是给出了针对不同MCU架构的具体汇编代码实现从最基础的PWM配置到处理中断延迟对动态范围的影响再到使用外部DAC芯片提升性能形成了一个完整的解决方案谱系。接下来我就带你从原理到实践一步步复现这个经典的信号生成系统并分享我在类似项目中踩过的坑和总结的经验。2. 核心原理PWM如何“伪装”成DAC2.1 PWM-DAC的基本数学模型很多人把PWM当DAC用但没想明白为什么一个只有0和1的数字波形经过一个简单的RC低通滤波器后就能输出一个平滑的模拟电压。其核心在于信号的平均值。假设一个PWM波的周期是T高电平时间为Ton占空比D Ton / T。如果其幅值为Vcc通常是MCU的IO电压如3.3V或5V那么在一个周期内其平均电压为Vavg (Ton * Vcc (T - Ton) * 0) / T D * Vcc你看平均电压Vavg与占空比D呈完美的线性关系。如果我们能快速改变D那么Vavg也会快速变化。当我们变化的频率远高于PWM基频时经过低通滤波器它像一个“取平均”的算子后输出就是一个跟随D变化的模拟电压。这就是PWM-DAC的全部理论基础。注意这里有个关键前提PWM的频率Fpwm 1/T必须远高于我们希望输出的模拟信号的最高频率分量遵循奈奎斯特采样定理通常要高10倍以上同时低通滤波器的截止频率要设置在这两者之间才能有效滤除PWM开关噪声保留我们想要的信号。2.2 从数字到模拟正弦波的离散化与重建我们要生成一个正弦波比如Vout A * sin(2πft φ)。在数字世界里我们无法产生连续的值只能以固定的时间间隔Ts采样周期对其进行采样得到一系列离散的幅度值S[n]。S[n] A * sin(2πf * n * Ts φ)这里的n是采样点序号。Ts的倒数就是采样率Fs。对于DTMF信号其最高频率成分是1633Hz。根据奈奎斯特采样定理Fs必须大于2 * 1633Hz ≈ 3266Hz。工程上为了留有余量和便于滤波通常选择8kHz左右的采样率。AN1771中使用的就是Fs 7.8125 kHz。得到离散幅度序列S[n]后我们需要将其映射到PWM的占空比上。假设PWM的分辨率是8位即占空比可以设置为0到255共256级那么我们需要将S[n]范围通常在[-1, 1]缩放到[0, 255]区间。一个常见的公式是PWM_Value[n] 128 127 * S[n]因为128对应50%占空比即0V中点这样我们只需要在每一个采样时刻n*Ts计算出对应的S[n]然后将其转换为PWM_Value[n]并更新PWM的占空比寄存器经过滤波后输出就是一个正弦波了。2.3 相位累加器高效生成连续波形的核心技巧你可能会问难道每个采样点我都要实时调用sin()函数计算在几十MHz主频的8位MCU上浮点sin()计算简直是灾难。这里就引出了一个数字信号处理中的经典技巧查表法结合相位累加器。我们预先计算好一个正弦波在一个周期内的采样值存成一个数组正弦表。比如一个周期采样256个点SIN_TAB[0]到SIN_TAB[255]就存储了sin(2π * i / 256)对应的PWM值。如何连续地、以任意频率遍历这个表呢这就需要相位累加器。它是一个不断累加的变量通常是16位或24位整数其累加步进值D决定了输出频率。Fout (D * Fs) / (2^N)其中Fout是我们想生成的频率如697Hz。Fs是采样率7.8125kHz。N是相位累加器的位数比如16位。D就是我们需要计算的累加步进。以生成697Hz信号为例Fs7812.5HzN16则D (Fout * 2^N) / Fs (697 * 65536) / 7812.5 ≈ 5847这个D值在AN1771的DTMF频率表中被直接列出如Low Tone Dreg Decimal 5847。在每次采样中断中我们不是直接增加数组索引而是将D累加到相位累加器ACCFX中。相位累加器的高位比如高8位就作为查表的索引。因为累加可能会溢出但这正好对应正弦波的周期性实现了无缝循环。对于双音信号如DTMF我们只需要两个独立的相位累加器ACCFX和ACCFY和两个频率步进值DX和DY在每次中断中分别累加、查表然后将两个查表结果相加并除以2防止溢出就得到了合成波形的PWM值。3. 微控制器PWM模块的实战配置与差异纸上谈兵终觉浅我们直接看代码。AN1771提供了HC05、HC08、HC11、HC12四种MCU的实现它们各有特点反映了不同时代和架构下PWM模块的设计思路。3.1 HC05与MC4基础输入捕获同步法HC05的PWM模块PLMA比较简单没有专用的缓冲机制。它的设计很巧妙用PWM输出信号的边沿来触发输入捕获中断从而同步更新下一个周期的占空比。配置核心初始化PWM模块设置频率例如1.92kHz。这个频率是PWM本身的载波频率它必须远高于我们最终要生成的音频频率最高1633Hz1.92kHz显然不够因此这里可能是个笔误或特例通常需要几十kHz以上。更合理的解释是这里的PWM周期直接用作采样时钟Fs的来源。初始化输入捕获通道捕获PWM输出脚的边沿上升沿或下降沿。在输入捕获中断服务程序ISR中计算下一个采样点的正弦值并写入PWM占空比寄存器。关键点与坑非缓冲更新的风险在中断中写入的占空比值是用于下一个PWM周期的。如果写入时机不对比如在PWM周期中间写入可能会导致当前周期波形畸变。HC05利用输入捕获在PWM周期结束时触发中断完美规避了这个问题。中断延迟的影响从捕获边沿到ISR真正开始执行并更新寄存器存在中断响应延迟。这限制了最小可生成的脉冲宽度TMIN从而影响了PWM-DAC的动态范围即能分辨的电压级数。在低频率PWM下这个问题不明显但在高采样率、高分辨率要求下就很关键。3.2 HC08带缓冲的PWM模式HC08的PWM模块提供了一个重要特性双缓冲寄存器。它有两套占空比寄存器例如TCH0H:L和TCH1H:L。当PWM计数器运行时它使用其中一套寄存器比如寄存器0生成当前波形程序员可以在任何时间安全地更新另一套寄存器寄存器1。在下一个PWM周期开始时硬件会自动切换使用新写入的寄存器组。配置核心初始化PWM定时器设置周期。配置PWM通道为缓冲模式通过设置TSC0寄存器的MS0B位等。初始化一个软件计数器track变量来跟踪当前正在使用的缓冲区。在定时器溢出中断TOVI中计算新的PWM值并根据track变量的状态将其写入非活动的缓冲区。然后翻转track变量。优势完全消除更新毛刺因为更新发生在后台缓冲区在PWM周期边界由硬件自动切换所以输出波形不会因软件写入时机而产生任何 glitch毛刺。简化编程模型程序员无需精确计算写入时机只需在中断中“无脑”写入另一个缓冲区即可大大降低了时序设计的复杂度。3.3 HC11用输出比较模拟PWM有些HC11型号没有硬件PWM模块。AN1771展示了如何用两个输出比较OC通道来“拼凑”出一个PWM。OC1用于设置周期并在周期开始时产生中断OC2用于在周期内清除输出引脚。配置核心配置一个IO口如PA6为OC1输出模式。配置OC1在比较匹配时置高引脚并产生中断。配置OC2在比较匹配时清零同一个引脚PA6。在OC1中断服务程序中 a. 根据本次需要的脉冲宽度Ton计算并设置OC2的比较值TOC2 TCNT Ton。 b. 计算下一个周期的OC1比较值TOC1 TOC1 TSAMP以维持固定的采样周期。 c. 计算下一个采样点的PWM值即下一个周期的Ton。时序精算 这是HC11方案最精髓也最复杂的地方。Ton的最小值TMIN受到严格限制TMIN Tint_resp Tinstr Toc2_update 1Tint_resp中断响应时间压栈、取向量等。Tinstr中断服务程序中在设置OC2之前必须执行的指令周期数。Toc2_update写入OC2寄存器所需的指令周期。1因为OC2的比较值必须大于当前TCNT值。AN1771详细计算了使用WAI指令和不使用时的TMIN分别是19和40个CPU周期。这直接决定了PWM-DAC的最小输出电压不是0从而压缩了有效的动态范围。例如在9.83MHz晶振、Fs7.8125kHz时一个PWM周期TSAMP314个时钟周期。如果TMIN40那么最大Ton就是TMAX313可用步数RANGE 313-40273小于256所以无法实现完整的8位分辨率。解决方案是提高主频或降低Fs。3.4 HC12更强大的PWM与查表优化HC12的PWM模块功能更完善支持独立的时钟源、可编程周期和占空比并且同样有缓冲模式。配置核心配置PWM时钟预分频和周期寄存器PWCLK,PWPER0。注意这里PWM频率是采样频率的整数倍例如4倍PWM的更新由另一个定时器通道输入捕获TC7来同步触发这与HC05的思路类似但更灵活。配置输入捕获TC7用于在PWM周期结束时产生中断。在TC7中断中计算并更新PWM占空比寄存器PWDTY0。内存优化技巧——插值查表 HC12有一个强大的TBL查表并插值指令。这允许我们使用一个更小的正弦表例如32字节然后利用相位累加器的小数部分低几位进行线性插值来“恢复”出256个点的效果。原理如下标准方法相位累加器是16位取其高8位ACCFX[15:8]作为256字节表的索引。插值方法将正弦表压缩为32字节是256的1/8。我们需要将相位累加器的“小数点”位置上移3位。原本整数部分在高8位现在我们把ACCFX右移3位那么高5位ACCFX[15:11]作为32字节表的索引低8位ACCFX[10:3]这里需要仔细对齐作为插值因子B。TBL指令的执行过程类似于Result Table[Index] (Table[Index1] - Table[Index]) * (B / 256)。这样我们用32字节存储和额外的约25个机器周期的计算开销换来了接近256字节表的波形质量在内存紧张的系统中非常划算。4. 提升性能的进阶方案直接D/A接口当PWM-DAC的性能主要是信噪比和动态范围无法满足要求时或者系统主频较低想降低功耗时外接一个真正的DAC芯片是更好的选择。AN1771以DAC0832为例讲解了如何与MCU协同工作。4.1 为什么需要外部DACPWM-DAC的噪声主要来源于开关噪声PWM方波的高次谐波尽管有滤波但很难完全消除。电源噪声PWM输出级切换时会对电源产生扰动。分辨率限制受限于PWM时钟和中断延迟有效位数可能达不到8位。专用DAC芯片如8位DAC0832内部是电阻网络或电容阵列输出的是真正的模拟电平噪声和线性度通常远好于PWM滤波后的结果。4.2 关键挑战同步更新使用外部DAC一个容易被忽视但至关重要的问题是何时更新DAC的数据如果更新时刻与采样时钟不同步哪怕只有一个CPU周期的抖动都会在输出信号中引入额外的噪声相当于采样时间抖动。AN1771提出了两种同步策略1. 使用WAI指令等待中断 在每次更新DAC后执行WAI等待中断指令。这会让CPU进入低功耗等待状态并且预先将寄存器压栈。当中断来临时CPU可以以固定且最短的延迟响应。这就保证了从中断触发到ISR中开始执行DAC计算代码的间隔是恒定的从而实现了同步。缺点必须保证每次DAC更新后都执行WAI在复杂的中断嵌套系统中难以管理且会阻塞其他低优先级任务。2. 使用输出比较触发外部锁存推荐 这是更优雅和可靠的方案。硬件连接上DAC0832有两级锁存WR写和XFER传输。MCU的数据总线连接DAC输入一个输出比较引脚如OC7连接XFER。工作流程 a. 输出比较中断发生作为采样时钟。 b. 在ISR中CPU计算新的D/A值并通过数据端口写入DAC0832写入第一级锁存。 c.关键一步ISR不立即产生XFER信号而是配置输出比较使其在下一个采样时刻精确地产生一个脉冲给XFER。 d. 当XFER脉冲到来时DAC0832才将第一级锁存中的数据真正传输到D/A转换器更新模拟输出。优势DAC的更新时刻由硬件定时器输出比较绝对精确地控制完全消除了软件中断响应时间抖动的影响。CPU只需要在中断发生后“尽快”计算并准备好数据即可对实时性要求降低了。5. DTMF与呼叫进度音的具体实现理解了单音生成双音合成就是水到渠成。DTMF是“双音多频”每个按键对应一个高频组和低频组频率的组合。5.1 频率表与“2 of 8”编码AN1771的Table 4给出了所有标准DTMF频率、呼叫进度音频率及其对应的Dreg值即相位累加步进D。例如数字“1”是697Hz和1209Hz对应的D值分别是5847和10142十进制。为了便于存储和查找通常采用“2 of 8”编码。将4个低频697, 770, 852, 941 Hz和4个高频1209, 1336, 1477, 1633 Hz各用2位二进制表示。这样一个ASCII字符如‘1’可以通过查表ASC_T转换成一个4位的“2 of 8”码其高2位索引高频表DTMFhi低2位索引低频表DTMFlo快速获取两个D值。5.2 完整的信号生成与控制流程AN1771的TELCO Subroutines展示了一个完整的应用层控制流程初始化清零相位累加器ACCFX,ACFY、音调定时器tontimer并设置初始频率步进DX,DY为0静音。字符串发送DTMFstr解析一个以回车符EOL结尾的ASCII字符串如“123A”。对每个字符调用ASCdtmf子程序。单字符处理ASCdtmf a. 将ASCII字符转换为“2 of 8”码。 b. 根据码值从DTMFhi和DTMFlo表中取出对应的D值存入DX和DY。 c. 启动音调定时器tontimer toneon此时中断服务程序会根据DX/DY生成合成信号。 d. 循环等待直到tontimer递减到0。 e. 将DX/DY清零进入静音间隔tontimer toneoff再次等待。 f. 返回准备发送下一个字符。呼叫进度音生成CPsub处理拨号音Dial、忙音Busy、回铃音Ringback。这些是连续或间歇的双音信号。例如忙音是620Hz和480Hz以0.5秒开、0.5秒关的节奏循环。程序通过设置不同的tontimerbusyon,busyoff和循环次数busycount来实现。5.3 中断服务程序ISR的通用模式无论底层是PWM还是直接DAC其ISR的核心逻辑是通用的堪称经典范式; 伪代码描述核心逻辑 Tone_Generator_ISR: 1. 清除中断标志位。 2. 更新相位累加器1: ACCFX DX 3. 更新相位累加器2: ACCFY DY 4. 用ACCFX的高位索引正弦表得到样本值1。 5. 用ACCFY的高位索引正弦表得到样本值2。 6. 将两个样本值相加并除以2防止溢出得到合成样本值。 7. 将合成样本值写入PWM占空比寄存器或DAC数据端口。 8. 递减音调持续时间计数器 tontimer。如果减到0则在下次ISR或主循环中将DX/DY清零以停止发声。 9. 返回。这个ISR的执行时间必须严格小于采样间隔1/Fs对于7.8125kHz即128微秒否则系统会崩溃。6. 实战配置清单与避坑指南6.1 硬件连接与参数计算清单假设我们使用HC12 MCU外接一个简单的RC低通滤波器来还原PWM-DAC信号。项目参数/型号说明与计算MCUMC9S12系列主频E 8 MHz目标信号DTMF最高频率Fmax 1633 Hz采样率Fs7.8125 kHz经验值需满足Fs 2 * Fmax且是DTMF频率的公倍数以便生成整数D值。PWM载波频率Fpwm31.25 kHzFpwm E / (PWPER0 1)。设PWPER0255则Fpwm8MHz/25631.25kHz。这是Fs的4倍便于同步。PWM分辨率8位由PWPER0255决定占空比0-255对应256级。低通滤波器二阶RC截止频率Fc ≈ 2 kHz。设计在Fs和Fpwm之间滤除31.25kHz的PWM开关噪声保留音频信号。可使用Fc 1/(2πRC)计算。相位累加器位数16位足够精度频率步进D (Fout * 65536) / Fs。正弦表大小256字节或32字节256字节质量最佳32字节加插值可节省内存。中断源定时器输入捕获配置为每4个PWM周期触发一次即Fs用于同步更新。6.2 常见问题与调试技巧实录在实际焊接和编程中你肯定会遇到下面这些问题问题1输出声音有“咔嗒”声或爆破音。原因APWM占空比更新时机不对。在PWM周期中间更新占空比寄存器会导致当前周期波形突变。解决确保在PWM周期开始或结束时更新。使用HC08的缓冲模式或像HC05/HC12那样用输入捕获在周期结束时触发中断并更新。原因B从有声音到静音或切换频率时占空比没有平滑过渡到50%对应0V。直接从某个占空比跳到50%相当于一个阶跃信号经过滤波器就是“噗”的一声。解决在停止音调时不要立即将DX/DY设为0而应先将目标PWM值在几个采样周期内渐变到12850%占空比然后再停止累加。这需要稍微修改控制逻辑。问题2生成的DTMF音调频率不准电话系统无法识别。原因A采样率Fs计算或设置错误。Fs是整个系统的“心跳”必须绝对准确。解决仔细检查定时器重载值的计算。TSAMP (XTAL / 分频) / Fs。确保使用长整型计算避免舍入误差。最好用示波器测量实际中断间隔。原因B晶振精度不够。DTMF规范要求频率误差在±1.5%以内普通陶瓷谐振器可能达不到。解决使用精度更高的晶体振荡器如±50ppm。问题3同时运行其他任务时音频出现断续或杂音。原因中断服务程序ISR执行时间过长或被更高优先级中断打断导致某个采样点丢失或延迟更新。解决优化ISR使用查表法避免在ISR内做乘除等耗时运算。确保ISR代码路径是确定性的。提升主频如果ISR已经无法优化考虑使用更高主频的MCU。中断优先级将音频生成中断设为最高优先级确保其不被其他中断打断。检查tontimer递减tontimer的递减必须在ISR内完成避免在主循环中操作导致竞态条件。问题4使用外部DAC时输出有固定频率的噪声。原因数据更新与采样时钟不同步。如果DAC更新是由软件直接写入而写入时刻受中断响应时间抖动影响就会引入周期性噪声。解决严格按照AN1771的第二种方案使用输出比较硬件信号来锁存DAC数据将更新时刻的抖动降至纳秒级。问题5如何验证生成的信号质量工具必备数字示波器最好带FFT功能和频谱分析仪或示波器的FFT功能。方法时域观察看PWM输出波形是否规整占空比是否按正弦规律平滑变化需关闭滤波器观察。看滤波后的模拟输出是否为正弦波幅值是否稳定。频域分析使用FFT。你应能在频谱上清晰地看到两个DTMF频率的尖峰且其他频率成分特别是PWM载波及其谐波应被充分抑制。如果看到在目标频率附近有额外的“毛刺”可能是时序抖动引起的相位噪声。最后嵌入式音频生成是一个对时序要求极其苛刻的领域。这份AN1771笔记的价值在于它不仅仅给出了代码更揭示了在资源受限环境下进行精确信号合成的系统工程思维从原理分析、硬件选型、时序预算到代码优化。当你吃透了这套方法不仅能做DTMF任何基于DDS的信号合成比如电子琴、报警音、甚至简单的语音播放其核心框架都是相通的。关键在于对定时器、中断和底层外设的精准操控以及对系统每一个时钟周期的敬畏。
