芯片技术全景3--最先进的封装示例(Intel+AMD+Apple)。

0、AMD EPYC处理器 vs Intel Ladefield处理器。----AMD的EPYC处理器众所周知采用Chiplet的技术把6个16Core的计算die通过IO die封装在一起。----Intel的Ladefield处理器把10nm的计算die和Memory封装在一起。其中的10nm计算die使用ubump方式扣在下面的22nm Chipset板上而Pop Memory则通过引线的方式连接到标准的IC封装基板上。//相对AMD来说完成了CPUMemory的合封。但是其采用的封装工艺有点落后和丑陋特别是那个飞线的引线键合属于古董级的技术。但要和AMD竞争嘛你AMD把CPU的多核通过chiplet合封我就把CPU和Memory合封。1、苹果手机的移动处理器----苹果手机的移动处理器处理器本身是SoC但在封装的时候把处理器和DRAM合封了这一点和上图Intel Ladefield处理器是相似的----但这里的封装技术采用的是Info-PoP封装使用的是硅通孔方式连接上面的DRAM比采用飞线键合的方式要先进。----再次确认从2016年苹果iPhone7的A10处理器开始就是采用这样一个InFO的封装技术。----而其中的Logic本身则是一个完整的SoC而不是向AMD EPYC那种相对细粒度的逻辑的Chiplet。----这个图进一步剖析了Apple A10~A14的处理器SoC内部配置。----这个图进一步展示了Apple A10~A14的处理器SoC的晶体管规模从40亿增长到了120亿。----不过注意Apple的面向桌面的处理器M2系列中的最高端的M2 Ultra则使用了Chiplet技术进行逻辑拆解和组合。这里暂不展开仅做此提示备忘。----这个图展示了先进工艺上的芯片设计成本28nm时的7000万美金5nm时需要5.4亿美金。3nm时需要超过10亿美金。但对于苹果A15-A18仍然是采用先进工艺这样一条线路。3、细粒度的Logic Split拆分并使用Bumpless的CoW还是一个停留在纸面的技术。----如题AMD的EYPC处理器目前是IO*1Logic*6的Chiplet技术大体上是上图(a)中的方式其中Logic的Partition是相当粗颗粒的后面的Chiplets集成是解耦的。----上图(b)中的方式将一个Logic拆分为更细的Logic并进行Bumpless的前端集成(Frontend Chiplets Integration, Bumpless CoW)目前还停留在纸面上。4、参考资料上述Fig11.20~Fig11.24来自于John H. Lau Semiconductor Advanced Packaging内容系统且权威。另一幅图来源见图中的URL链接。完摘要本文对比分析了AMD EPYC、Intel Ladefield和苹果移动处理器的封装技术差异AMD采用Chiplet技术将多计算核心与IO die集成Intel则通过传统引线键合实现CPU与内存合封技术相对落后苹果自A10处理器起采用先进的InFO-PoP封装技术通过硅通孔实现处理器与DRAM的高密度集成但M2 Ultra仍回归Chiplet设计。