1. 项目背景与问题定位最近手头一个物联网项目用到了深圳一家小厂出品的IOT盒子主控是瑞芯微的RK3399金属外壳集成了包括千兆以太网在内的一堆常用接口。设备要过认证自然得先送去实验室摸底测试。这不测不知道一测吓一跳辐射发射RE测试结果直接爆表最高点超标了足足20dB频谱图上375MHz、500MHz、750MHz这几个频点像三座大山一样杵着明眼人一看就知道这妥妥的是125MHz时钟的3次、4次和6次谐波。125MHz正是千兆以太网接口的工作时钟频率问题源头基本锁定在网口部分。当时的情况挺被动的供应商那边既没意愿也没足够的技术能力配合整改活儿只能自己硬着头皮上了。这其实也是很多硬件工程师会遇到的典型困境前期为了成本或者交期选用了方案整合商或小厂的产品到了认证环节发现问题对方却无法提供有效支持最终还得自己下场“救火”。这次整改过程就是一次典型的“后厂”逆向工程与问题修复涉及从系统级排查到具体措施的完整链条。2. 核心思路与排查路径拆解面对RE超标尤其是这种特征明显的倍频点超标我们的核心思路是遵循“源-路径-天线”的经典电磁干扰模型进行系统性排查。简单说就是先找到噪声源头Source再看噪声是如何耦合传播出去的Path最后看是哪部分结构起到了天线Antenna的放大辐射作用。针对这个IOT盒子我们的排查路径非常清晰源头确认首先怀疑板上的125MHz时钟信号质量不佳产生丰富谐波。路径阻断检查噪声能量是通过空间辐射近场耦合还是通过线缆传导耦合泄露的。网线、电源线是重点怀疑对象。天线抑制设备金属外壳如果没有良好接地其本身就可能成为一个谐振腔或天线将内部的噪声高效地辐射出去。接口与外壳的连接也是关键。基于这个模型我们制定了从易到难、从外到内的整改步骤。优先处理成本低、改动小的“路径”和“天线”部分比如接地和线缆处理最后再啃“源头”这块硬骨头即板级信号的优化。这个顺序既能快速验证效果也能避免一开始就进行复杂且风险高的板级改动。3. 详细整改措施与效果分析3.1 板上时钟信号质量排查我们的第一直觉是板载的125MHz时钟信号有问题。RK3399的千兆以太网MAC设计上需要外部提供一个125MHz的参考时钟通常由PHY芯片输出。如果这个时钟信号的波形不是干净的方法而是有过冲、振铃或者边沿过于陡峭就会产生非常丰富的高次谐波成为强大的辐射源。我们用高带宽示波器直接测量了PHY芯片输出的125MHz时钟线。实测发现波形呈现为近似正弦波而非理想方波。这其实是一个有趣的现象。用示波器的FFT功能分析其频谱谐波分量并没有异常突出。这是一个重要的排查节点时钟信号本身的频谱特性看起来并不是主要辐射源。为了进一步确认我们做了一个关键实验在设备上电但不插网线的情况下重新进行RE扫描。结果发现所有125MHz的倍频点辐射值都跌落到实验室的背景噪声水平。这个实验几乎一锤定音噪声源头确实与以太网相关但主要的辐射能量并非直接从板上的时钟线路耦合到空间而是通过网线这个“天线”发射出去的。板上的信号更多是“源”而网线是“路径”兼“天线”。当时由于缺少更精细的探头如近场探头去定位板内具体哪段走线耦合最强这个分支排查暂时搁置但方向已经明确。注意时钟信号呈正弦波有时是设计使然例如串联了匹配电阻或滤波电路以减缓边沿降低EMI。但这需要结合具体电路分析。我们的排查说明在这个案例中时钟电路本身并非最薄弱环节。3.2 外壳接地处理与效果接下来我们处理“天线”部分——设备外壳。拿到设备时其金属外壳表面有一层完整的绝缘漆。更成问题的是上下盖之间、外壳与各个金属接口如RJ45网口、USB口、HDMI口的金属外壳之间都是通过这层漆绝缘的没有任何电气连接。这意味着金属外壳没有形成一个连续的、等电位的屏蔽体。内部噪声很容易通过电容耦合到外壳的不同部分导致外壳不同区域间存在电位差。这些彼此绝缘的金属部分变成了尺寸各异的“偶极子天线”高效地将噪声辐射出去。整改方法简单粗暴但有效物理打磨实现接地。定位接地点在PCB上找到设计上的接地螺丝柱或明确的接地焊盘。外壳处理使用锉刀或砂纸将外壳上与接地螺丝柱接触的区域、上下盖合缝处需要导通的区域、以及所有金属接口安装孔周围的绝缘漆彻底打磨掉露出光亮的金属基底。建立连接对于外壳与接口之间我们裁剪了带有导电背胶的铜箔或泡棉导电衬垫贴在打磨好的区域确保当外壳组装好后RJ45等接口的金属外壳能通过导电泡棉与设备主外壳可靠接触。最终组装将所有打磨好的区域对准拧紧螺丝通过螺丝和导电泡棉的压力实现外壳整体、以及外壳与接口之间的低阻抗电气连接。整改效果立竿见影完成接地后重新测试整个频谱的辐射值普遍下降了8-10dB。这是一个巨大的改善直接证明了“天线”被有效抑制。良好的接地为内部噪声提供了一个低阻抗的泄放路径到大地参考地而不是让其通过空间辐射。实操心得导电泡棉的选择有讲究。需要根据外壳缝隙的宽度、预期的压缩量以及所需的屏蔽效能来选取合适密度和厚度的型号。压得太紧可能损坏结构或接口太松则接触电阻大效果打折。我们通常准备几种规格的样品现场调试。3.3 线缆屏蔽与滤波尝试解决了外壳问题我们聚焦到“路径”——网线。项目原本使用的就是屏蔽网线STP但测试依然超标说明屏蔽层可能未良好端接或者噪声太强。我们尝试了两种补充措施在网线上加装磁环这是抑制共模噪声的常用方法。但由于设备内部空间极其有限无法将网线在磁环上缠绕几圈缠绕可增加电感量提升滤波效果只能让网线直接穿过磁环单匝。实测下来改善效果微乎其微。这说明要么噪声电流不大要么噪声频率下单匝磁环提供的阻抗不够。在电源线上加装磁环电源线也是常见的辐射路径。我们在AC-DC电源适配器输出端直流侧的线缆上缠绕了磁环。测试发现这对一些较低频率的杂散辐射有抑制作用但对于125MHz及其倍频点375MHz, 750MHz这些我们关心的核心超标点基本没有效果。这进一步将问题聚焦回以太网信号本身。3.4 板级信号完整性补救措施分析通过以上步骤我们基本断定超标噪声是以太网差分信号TX/RX对本身包含的高频谐波成分在通过网线传输时由于不平衡共模电流或屏蔽层接地不佳将能量辐射了出来。理论上最根本的解决方案是在PCB上进行修改优化串联匹配电阻在PHY芯片和网络变压器之间的差分走线上通常会有串联电阻例如22Ω或33Ω用于阻抗匹配和减缓信号边沿减少过冲和振铃。通过调整这个电阻值可以改变信号质量从而影响谐波含量。调整并联电容在差分线对之间或对地添加小容量电容几皮法到几十皮法可以构成低通滤波衰减信号中的高频分量。这是抑制高频辐射的直接手段。然而现实很骨感。我们检查了小厂提供的PCB在PHY和变压器之间根本没有预留任何用于调试的0Ω电阻或电容的空位。走线密集空间局促想要飞线或焊接贴片元件都极其困难且会引入新的不确定性和可靠性风险。在时间紧迫且缺乏原厂PCB设计文件的情况下这个最理想的整改方案只能无奈放弃。注意事项这个教训非常深刻。在硬件设计尤其是高速接口设计中务必预留π型或T型滤波电路的空位串联电阻/磁珠并联电容。即使初始设计不贴这些空位也是后期调试和EMC整改的“救命稻草”。成本几乎为零但价值无限。3.5 最终方案通信速率降级当所有外部整改手段用尽板级修改又无法实施时我们只剩下最后一个“战略性”选择降低以太网通信速率从千兆1000Mbps降至百兆100Mbps。其原理在于千兆以太网1000BASE-T采用4对双绞线同时进行双向数据传输每对线速率为250Mbps使用复杂的PAM-5编码。其物理层时钟频率为125MHz。信号谐波能量丰富且频率高更容易辐射。百兆以太网100BASE-TX仅使用2对线一对发一对收采用MLT-3编码基频为31.25MHz125MHz/4。其信号的高次谐波频率和幅度都显著低于千兆模式。操作方法很简单使用只连接了4根线芯的百兆网线或强制网络交换机端口工作在100M全双工模式。这样PHY芯片和RK3399的MAC层会自动协商到百兆模式。需要注意的是此时RK3399外部输入的125MHz时钟依然存在PHY仍需要它产生内部时序但用于数据调制的信号速率本质下降了。整改效果极为显著切换至百兆模式后重新测试原先所有超标的频点375MHz, 500MHz, 750MHz辐射值大幅下降最终测试结果不仅全部通过标准还留出了至少6dB的裕量。这是一个决定性的胜利。踩坑实录降速是最后的手段属于“性能换合规”。必须与产品经理和客户明确沟通确认百兆速率是否满足最终应用场景的带宽需求。在这个物联网盒子项目中数据传输量不大百兆完全够用因此该方案可行。如果项目对网络带宽要求高此路不通就必须回头死磕PCB改版。4. 问题根源总结与预防建议回顾整个整改过程问题的根源是多层次的也为未来的项目选型和设计敲响了警钟供应商选择与管理这是首要教训。选择技术能力薄弱、支持力度小的供应商相当于将硬件核心风险完全留给了自己。前期应评估供应商的EMC设计经验、是否有类似产品的认证历史并将其技术支持能力纳入合同考量。有各类认证证书如CE、FCC的供应商至少表明其具备基本的问题解决能力和质量意识。系统接地设计缺失金属外壳不接地是本次测试失败的“罪魁祸首”之一。良好的接地系统是EMC设计的基石。在结构设计阶段就必须明确外壳接地方案如导电漆、镀层、导电衬垫、金属触点确保所有金属部件电位一致。PCB设计缺乏调试裕度小厂的PCB设计为了压缩成本做到了“极致精简”没有预留任何调试窗口。对于高速信号线尤其是以太网、USB、HDMI等必须在原理图和PCB上预留滤波、匹配元件的空位。这不仅是EMC的需要也是信号完整性调试的需要。“降频”作为终极备用方案在资源受限、时间紧迫的情况下降低时钟频率或数据速率是解决辐射发射问题的有效“捷径”。但这需要系统设计之初就考虑性能余量。例如如果产品定义必须支持千兆那么降速方案从源头就不成立压力就会全部传导到硬件设计和整改上。5. 工程师的硬件开发避坑指南基于这次经历我梳理了几条给硬件工程师特别是涉及产品认证的工程师的实用建议关于PCB设计高速信号线务必做阻抗控制走线尽可能短、直避免跨分割。在芯片输出端预留串联电阻/磁珠位在接收端或线路上预留并联电容对地位置。时钟电路时钟芯片电源必须加强滤波LC或π型滤波时钟线远离其他敏感线路并包地处理。如果可能选择输出波形可调节如斜率控制的时钟发生器。接口电路以太网、USB等接口的差分线附近预留共模扼流圈CMC的空位。连接器的金属外壳必须通过低阻抗路径如多个过孔、金属弹片连接到PCB的接地层。关于结构设计接地规划与结构工程师早期沟通明确每个金属部件外壳、接口、散热片的接地方案。确保喷漆、氧化等工艺不会破坏电气连接点。缝隙控制外壳缝隙长度应远小于噪声波长的1/20。对于百兆以上的噪声需要关注毫米级的缝隙必要时使用导电衬垫或指形簧片。关于测试与整改早期摸底不要等到所有东西都做完了才去测试。PCB回板后可用近场探头扫描关键芯片和走线提前发现潜在辐射源。整改工具包实验室常备铜箔、导电胶带、各种规格的磁环、铁氧体夹、不同值的贴片电阻电容套装、导电衬垫样品。这些都是快速验证整改思路的利器。分层解决牢记“源-路径-天线”模型按顺序排查。先解决接地和屏蔽天线再处理线缆路径最后修改PCB源。这样效率最高。这次整改像一次紧张的“急诊手术”暴露了从供应链到设计细节的诸多问题。最终通过“接地”和“降速”的组合拳解决了认证难题但过程充满被动。它再次印证了硬件开发的一个铁律EMC不是测试出来的而是设计出来的。前期多思考一点多预留一点后期就能少折腾无数个日夜。对于无法掌控核心设计的选型项目供应商的技术底蕴和配合意愿必须成为比价格更优先的考量因素。
RK3399物联网设备EMC整改实战：从RE超标20dB到认证通过
发布时间：2026/6/6 12:16:24
1. 项目背景与问题定位最近手头一个物联网项目用到了深圳一家小厂出品的IOT盒子主控是瑞芯微的RK3399金属外壳集成了包括千兆以太网在内的一堆常用接口。设备要过认证自然得先送去实验室摸底测试。这不测不知道一测吓一跳辐射发射RE测试结果直接爆表最高点超标了足足20dB频谱图上375MHz、500MHz、750MHz这几个频点像三座大山一样杵着明眼人一看就知道这妥妥的是125MHz时钟的3次、4次和6次谐波。125MHz正是千兆以太网接口的工作时钟频率问题源头基本锁定在网口部分。当时的情况挺被动的供应商那边既没意愿也没足够的技术能力配合整改活儿只能自己硬着头皮上了。这其实也是很多硬件工程师会遇到的典型困境前期为了成本或者交期选用了方案整合商或小厂的产品到了认证环节发现问题对方却无法提供有效支持最终还得自己下场“救火”。这次整改过程就是一次典型的“后厂”逆向工程与问题修复涉及从系统级排查到具体措施的完整链条。2. 核心思路与排查路径拆解面对RE超标尤其是这种特征明显的倍频点超标我们的核心思路是遵循“源-路径-天线”的经典电磁干扰模型进行系统性排查。简单说就是先找到噪声源头Source再看噪声是如何耦合传播出去的Path最后看是哪部分结构起到了天线Antenna的放大辐射作用。针对这个IOT盒子我们的排查路径非常清晰源头确认首先怀疑板上的125MHz时钟信号质量不佳产生丰富谐波。路径阻断检查噪声能量是通过空间辐射近场耦合还是通过线缆传导耦合泄露的。网线、电源线是重点怀疑对象。天线抑制设备金属外壳如果没有良好接地其本身就可能成为一个谐振腔或天线将内部的噪声高效地辐射出去。接口与外壳的连接也是关键。基于这个模型我们制定了从易到难、从外到内的整改步骤。优先处理成本低、改动小的“路径”和“天线”部分比如接地和线缆处理最后再啃“源头”这块硬骨头即板级信号的优化。这个顺序既能快速验证效果也能避免一开始就进行复杂且风险高的板级改动。3. 详细整改措施与效果分析3.1 板上时钟信号质量排查我们的第一直觉是板载的125MHz时钟信号有问题。RK3399的千兆以太网MAC设计上需要外部提供一个125MHz的参考时钟通常由PHY芯片输出。如果这个时钟信号的波形不是干净的方法而是有过冲、振铃或者边沿过于陡峭就会产生非常丰富的高次谐波成为强大的辐射源。我们用高带宽示波器直接测量了PHY芯片输出的125MHz时钟线。实测发现波形呈现为近似正弦波而非理想方波。这其实是一个有趣的现象。用示波器的FFT功能分析其频谱谐波分量并没有异常突出。这是一个重要的排查节点时钟信号本身的频谱特性看起来并不是主要辐射源。为了进一步确认我们做了一个关键实验在设备上电但不插网线的情况下重新进行RE扫描。结果发现所有125MHz的倍频点辐射值都跌落到实验室的背景噪声水平。这个实验几乎一锤定音噪声源头确实与以太网相关但主要的辐射能量并非直接从板上的时钟线路耦合到空间而是通过网线这个“天线”发射出去的。板上的信号更多是“源”而网线是“路径”兼“天线”。当时由于缺少更精细的探头如近场探头去定位板内具体哪段走线耦合最强这个分支排查暂时搁置但方向已经明确。注意时钟信号呈正弦波有时是设计使然例如串联了匹配电阻或滤波电路以减缓边沿降低EMI。但这需要结合具体电路分析。我们的排查说明在这个案例中时钟电路本身并非最薄弱环节。3.2 外壳接地处理与效果接下来我们处理“天线”部分——设备外壳。拿到设备时其金属外壳表面有一层完整的绝缘漆。更成问题的是上下盖之间、外壳与各个金属接口如RJ45网口、USB口、HDMI口的金属外壳之间都是通过这层漆绝缘的没有任何电气连接。这意味着金属外壳没有形成一个连续的、等电位的屏蔽体。内部噪声很容易通过电容耦合到外壳的不同部分导致外壳不同区域间存在电位差。这些彼此绝缘的金属部分变成了尺寸各异的“偶极子天线”高效地将噪声辐射出去。整改方法简单粗暴但有效物理打磨实现接地。定位接地点在PCB上找到设计上的接地螺丝柱或明确的接地焊盘。外壳处理使用锉刀或砂纸将外壳上与接地螺丝柱接触的区域、上下盖合缝处需要导通的区域、以及所有金属接口安装孔周围的绝缘漆彻底打磨掉露出光亮的金属基底。建立连接对于外壳与接口之间我们裁剪了带有导电背胶的铜箔或泡棉导电衬垫贴在打磨好的区域确保当外壳组装好后RJ45等接口的金属外壳能通过导电泡棉与设备主外壳可靠接触。最终组装将所有打磨好的区域对准拧紧螺丝通过螺丝和导电泡棉的压力实现外壳整体、以及外壳与接口之间的低阻抗电气连接。整改效果立竿见影完成接地后重新测试整个频谱的辐射值普遍下降了8-10dB。这是一个巨大的改善直接证明了“天线”被有效抑制。良好的接地为内部噪声提供了一个低阻抗的泄放路径到大地参考地而不是让其通过空间辐射。实操心得导电泡棉的选择有讲究。需要根据外壳缝隙的宽度、预期的压缩量以及所需的屏蔽效能来选取合适密度和厚度的型号。压得太紧可能损坏结构或接口太松则接触电阻大效果打折。我们通常准备几种规格的样品现场调试。3.3 线缆屏蔽与滤波尝试解决了外壳问题我们聚焦到“路径”——网线。项目原本使用的就是屏蔽网线STP但测试依然超标说明屏蔽层可能未良好端接或者噪声太强。我们尝试了两种补充措施在网线上加装磁环这是抑制共模噪声的常用方法。但由于设备内部空间极其有限无法将网线在磁环上缠绕几圈缠绕可增加电感量提升滤波效果只能让网线直接穿过磁环单匝。实测下来改善效果微乎其微。这说明要么噪声电流不大要么噪声频率下单匝磁环提供的阻抗不够。在电源线上加装磁环电源线也是常见的辐射路径。我们在AC-DC电源适配器输出端直流侧的线缆上缠绕了磁环。测试发现这对一些较低频率的杂散辐射有抑制作用但对于125MHz及其倍频点375MHz, 750MHz这些我们关心的核心超标点基本没有效果。这进一步将问题聚焦回以太网信号本身。3.4 板级信号完整性补救措施分析通过以上步骤我们基本断定超标噪声是以太网差分信号TX/RX对本身包含的高频谐波成分在通过网线传输时由于不平衡共模电流或屏蔽层接地不佳将能量辐射了出来。理论上最根本的解决方案是在PCB上进行修改优化串联匹配电阻在PHY芯片和网络变压器之间的差分走线上通常会有串联电阻例如22Ω或33Ω用于阻抗匹配和减缓信号边沿减少过冲和振铃。通过调整这个电阻值可以改变信号质量从而影响谐波含量。调整并联电容在差分线对之间或对地添加小容量电容几皮法到几十皮法可以构成低通滤波衰减信号中的高频分量。这是抑制高频辐射的直接手段。然而现实很骨感。我们检查了小厂提供的PCB在PHY和变压器之间根本没有预留任何用于调试的0Ω电阻或电容的空位。走线密集空间局促想要飞线或焊接贴片元件都极其困难且会引入新的不确定性和可靠性风险。在时间紧迫且缺乏原厂PCB设计文件的情况下这个最理想的整改方案只能无奈放弃。注意事项这个教训非常深刻。在硬件设计尤其是高速接口设计中务必预留π型或T型滤波电路的空位串联电阻/磁珠并联电容。即使初始设计不贴这些空位也是后期调试和EMC整改的“救命稻草”。成本几乎为零但价值无限。3.5 最终方案通信速率降级当所有外部整改手段用尽板级修改又无法实施时我们只剩下最后一个“战略性”选择降低以太网通信速率从千兆1000Mbps降至百兆100Mbps。其原理在于千兆以太网1000BASE-T采用4对双绞线同时进行双向数据传输每对线速率为250Mbps使用复杂的PAM-5编码。其物理层时钟频率为125MHz。信号谐波能量丰富且频率高更容易辐射。百兆以太网100BASE-TX仅使用2对线一对发一对收采用MLT-3编码基频为31.25MHz125MHz/4。其信号的高次谐波频率和幅度都显著低于千兆模式。操作方法很简单使用只连接了4根线芯的百兆网线或强制网络交换机端口工作在100M全双工模式。这样PHY芯片和RK3399的MAC层会自动协商到百兆模式。需要注意的是此时RK3399外部输入的125MHz时钟依然存在PHY仍需要它产生内部时序但用于数据调制的信号速率本质下降了。整改效果极为显著切换至百兆模式后重新测试原先所有超标的频点375MHz, 500MHz, 750MHz辐射值大幅下降最终测试结果不仅全部通过标准还留出了至少6dB的裕量。这是一个决定性的胜利。踩坑实录降速是最后的手段属于“性能换合规”。必须与产品经理和客户明确沟通确认百兆速率是否满足最终应用场景的带宽需求。在这个物联网盒子项目中数据传输量不大百兆完全够用因此该方案可行。如果项目对网络带宽要求高此路不通就必须回头死磕PCB改版。4. 问题根源总结与预防建议回顾整个整改过程问题的根源是多层次的也为未来的项目选型和设计敲响了警钟供应商选择与管理这是首要教训。选择技术能力薄弱、支持力度小的供应商相当于将硬件核心风险完全留给了自己。前期应评估供应商的EMC设计经验、是否有类似产品的认证历史并将其技术支持能力纳入合同考量。有各类认证证书如CE、FCC的供应商至少表明其具备基本的问题解决能力和质量意识。系统接地设计缺失金属外壳不接地是本次测试失败的“罪魁祸首”之一。良好的接地系统是EMC设计的基石。在结构设计阶段就必须明确外壳接地方案如导电漆、镀层、导电衬垫、金属触点确保所有金属部件电位一致。PCB设计缺乏调试裕度小厂的PCB设计为了压缩成本做到了“极致精简”没有预留任何调试窗口。对于高速信号线尤其是以太网、USB、HDMI等必须在原理图和PCB上预留滤波、匹配元件的空位。这不仅是EMC的需要也是信号完整性调试的需要。“降频”作为终极备用方案在资源受限、时间紧迫的情况下降低时钟频率或数据速率是解决辐射发射问题的有效“捷径”。但这需要系统设计之初就考虑性能余量。例如如果产品定义必须支持千兆那么降速方案从源头就不成立压力就会全部传导到硬件设计和整改上。5. 工程师的硬件开发避坑指南基于这次经历我梳理了几条给硬件工程师特别是涉及产品认证的工程师的实用建议关于PCB设计高速信号线务必做阻抗控制走线尽可能短、直避免跨分割。在芯片输出端预留串联电阻/磁珠位在接收端或线路上预留并联电容对地位置。时钟电路时钟芯片电源必须加强滤波LC或π型滤波时钟线远离其他敏感线路并包地处理。如果可能选择输出波形可调节如斜率控制的时钟发生器。接口电路以太网、USB等接口的差分线附近预留共模扼流圈CMC的空位。连接器的金属外壳必须通过低阻抗路径如多个过孔、金属弹片连接到PCB的接地层。关于结构设计接地规划与结构工程师早期沟通明确每个金属部件外壳、接口、散热片的接地方案。确保喷漆、氧化等工艺不会破坏电气连接点。缝隙控制外壳缝隙长度应远小于噪声波长的1/20。对于百兆以上的噪声需要关注毫米级的缝隙必要时使用导电衬垫或指形簧片。关于测试与整改早期摸底不要等到所有东西都做完了才去测试。PCB回板后可用近场探头扫描关键芯片和走线提前发现潜在辐射源。整改工具包实验室常备铜箔、导电胶带、各种规格的磁环、铁氧体夹、不同值的贴片电阻电容套装、导电衬垫样品。这些都是快速验证整改思路的利器。分层解决牢记“源-路径-天线”模型按顺序排查。先解决接地和屏蔽天线再处理线缆路径最后修改PCB源。这样效率最高。这次整改像一次紧张的“急诊手术”暴露了从供应链到设计细节的诸多问题。最终通过“接地”和“降速”的组合拳解决了认证难题但过程充满被动。它再次印证了硬件开发的一个铁律EMC不是测试出来的而是设计出来的。前期多思考一点多预留一点后期就能少折腾无数个日夜。对于无法掌控核心设计的选型项目供应商的技术底蕴和配合意愿必须成为比价格更优先的考量因素。
