1.电子电路1.1电子电路概述电子电路分为两大类模拟电子电路数字电子电路组合逻辑电路时序逻辑电路模拟电子电路中数值的度量采用直流电压或电流的连续值称为模拟量特点数值由连续量来表示其运算过程也是连续的。数字电子电路中数值的度量采用数字量它通常由0和1组成一串二进制数组成。特点数值为离散量运算结果也为离散量。数字量在数据精度、传输效率、可靠性指标等方面均比模拟量高而且在数据存储方面比模拟量具有更大的优势。因此在现代电子技术中数字系统得到了最广泛的应用。1.2二进制系统现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平通常不指定具体的电平值而是采用信号来表示高电平低电平逻辑体制通常未加说明。则为正逻辑体制正逻辑体制规定高电平为逻辑1低电平为逻辑0负逻辑体制相反数字系统中的1和0不表示数量大小仅表示两种相反的状态。如开关闭合为1断开为0晶体管导通为1截止为0电位高为1低为02.组合逻辑电路2.1组合逻辑电路概念根据电路是否具有存储功能将逻辑电路分为两种类型组合逻辑电路不含存储功能输出仅由当前输入决定无记忆功能无反馈回路典型电路编码器、译码器、选择器、加法器等时序逻辑电路含存储功能输出由当前输入 历史状态共同决定含存储元件触发器/锁存器有反馈回路具备记忆功能典型电路计数器、寄存器、状态机等2.2组合逻辑表示方法真值表输入值的所有组合与其对应的输出值构成的表格ABCY00000010010001111000101111011111特点最直观、无歧义适合小规模逻辑输入变量数 ≤ 4。完整性、唯一性示例三人表决器输出Y1表示至少两人同意布尔代数逻辑表达式用与·、或、非¬等运算符表示逻辑关系。定律名称表达式说明交换律A⋅BB⋅A运算顺序可交换结合律(A⋅B)⋅CA⋅(B⋅C)多个变量运算时结合次序无关分配律A⋅(BC)A⋅BA⋅C与对或分配或对与分配后者较特殊同一律A⋅1A与1相与不变或0相或不变零律A⋅00 A⋅1A与0得0或1得1“淹没”效应互补律A⋅A‾0 AA‾1变量与其反相与得0或得1重叠律幂等律A⋅AA AAA自身与自身运算不变双重否定律(非非律)A‾ ‾ A两次取反还原特点简洁便于代数化简和变换。示例 YA⋅BA‾⋅C 读作Y等于A与B或者非A与C常用布尔代数定律德·摩根定律是数字逻辑中最重要、使用最频繁的变换规则之一。它揭示了 与运算 和 或运算 在对偶关系下的否定形式。公式2.3组合逻辑电路构成由基本逻辑门电路按照特定的逻辑功能连接而成并且不含任何存储单元。具体来说其构成包括以下几个核心要素基本逻辑门核心元件其中与非门和或非门被称为通用门因为仅用它们中的一种就可以构成任意组合逻辑电路。与门AND、或门OR、非门NOT与非门NAND、或非门NOR、异或门XOR、同或门XNOR输入与输出信号输入来自外部或前级电路的二进制信号0或1。输出由当前输入通过逻辑门运算后直接得到的二进制结果。内部连线节点将各个逻辑门的输入/输出按照逻辑表达式或真值表的要求连接起来。同一节点信号可以扇出fan-out到多个门的输入端。电源与地物理实现时为逻辑门提供工作电压如5V和参考地使电路能够输出正确的高低电平。2.4常用组合逻辑电路2.4.1译码器Decoder功能将 n 位二进制代码翻译成 2^n个输出中的一个有效低电平或高电平。 是编码器的逆过程。典型芯片74LS1383-8线译码器、74LS1544-16线应用存储器地址选择CPU中片选信号七段数码管显示译码如74LS47驱动共阳极数码管:输入 4 位 BCD 码0~9输出控制 7 个段 a~g 亮灭指令译码器CPU内部2.4.2编码器Encoder功能将 2^n个输入信号转换为n位二进制代码输出。 例如4-2线编码器4个输入 → 2位输出特点任何时刻只允许一个输入有效否则输出混乱。 改进型优先编码器允许多个输入同时有效按优先级输出最高优先级的编码。典型芯片74LS1488-3线优先编码器应用键盘扫描、中断优先级管理2.4.3数据选择器Multiplexer简称 MUX定义:从多个输入数据中选择一路送到输出。输入2^n 路数据 n位选择信号输出1 路数据典型芯片74LS1518选174LS153双4选174LS157四2选1主要应用多路信号分时传输如多路传感器切换进ADC实现任意组合逻辑函数查表法CPU寄存器文件读取端口并行转串行2.4.4数据分配器Demultiplexer简称 DMUX定义:将一路输入数据分配到多个输出通道中的某一个。输入1 路数据 n 位选择信号输出2^n路数据只有被选中的一路等于输入其余为0或高阻典型芯片没有专门的“数据分配器”芯片通常用带使能端的译码器实现用 74LS1383-8译码器接成 1-8 数据分配器 将数据 D 接到译码器的使能端例如 G2A‾G2A地址线作为选择端输出即为分配结果。主要应用数据广播将一路串行数据按需分发到多个后续电路存储器写使能分配决定哪一片RAM被写入时序分配将时钟或脉冲信号轮流输出到不同通道3.时序逻辑电路3.1时序逻辑电路概念时序逻辑电路含存储功能输出由当前输入 历史状态共同决定含存储元件触发器/锁存器有反馈回路具备记忆功能典型电路计数器、寄存器、状态机等3.2时序逻辑电路的基础3.2.1时钟信号时钟信号是时序逻辑的基础用于决定逻辑单元中的状态何时更新在电平触发机制中只有高电平或低电平是有效信号控制状态刷新在边沿触发机制中只有上升沿或下降沿是有效信号控制状态刷新同步是时钟控制系统中的主要制约条件3.2.2触发器Flip-Flop能够存储1为二值信号的基本单元电路统称为触发器触发器的基本特点具有两个能自行保持的稳定状态表示逻辑状态的0和1根据不同的输入信号可以置成1或0状态按时钟控制方式分电平触发、边沿触发、主从触发等方式按逻辑功能分D型、JK型、RS型等在选用触发器时触发方式是必须考虑的因素3.2.2.1电平触发器锁存器CP约定为1或0电平时触发器接收输入数据此时输入数据D在输出Q端得到反映CP为非约定电平时触发器状态保持不变CP1,D1时Q1Q- 0CP1,D0时Q0Q- 1CP0,时Q不变、3.2.2.2边沿触发器在时钟脉冲CP的约定边沿跳变触发器接收数据在CP1、CP0及非约定跳变时触发器不接受数据边沿触发器具有很强的抗数据干扰的能力常用来组成寄存器、计数器等3.3常用时序逻辑电路3.3.1寄存器寄存器是数字电路中由多个触发器通常是 D 触发器构成的存储单元用于暂时保存一组二进制数据。一个 n 位寄存器由 n 个触发器组成可以存储 n 位信息如 8 位寄存器存一个字节。核心一组 D 触发器所有触发器的时钟端连在一起共用同一个时钟信号。输入/输出每个触发器的 D 端接收一位数据Q 端输出该位数据。工作过程在时钟上升沿或下降沿到来时所有触发器同时将 D 端的数据锁存到 Q 端并保持到下一个时钟边沿。寄存器的分类按数据输入/输出方式并行输入/并行输出串行输入/串行输出串行输入/并行输出并行输入/串行输出按功能扩展移位寄存器每个时钟脉冲数据向左或向右移动一位如 74LS194 通用移位寄存器。循环寄存器移出的数据重新循环移入另一端。带异步清零/置位的寄存器可瞬间将全部位清零或预设值。3.3.2计数器计数器是数字电路中最典型的时序逻辑电路之一。它由触发器通常是JK或D触发器构成能够在时钟脉冲的作用下按照预定的顺序如二进制、十进制等改变其状态并输出当前状态的编码。简单说计数器就是记录时钟脉冲个数的电路。记忆功能计数器有一个“当前计数值”状态会记住已经来了多少个时钟。状态顺序变化每来一个有效时钟边沿计数值加1、减1或按其他规律变化。模Modulus计数器的最大状态数即从0计数到N-1后回到0称为模N计数器。例如模10计数器十进制从0000计数到10019后自动归零。按时钟控制方式分为类型特点速度典型芯片异步计数器低位触发器的输出作为高位的时钟逐级级联。慢进位链延迟累加74LS934位二进制异步同步计数器所有触发器共用同一个时钟状态变化同时发生。快无级联延迟74LS1614位二进制同步按计数进制二进制计数器模为 2n2n如4位二进制0~15。十进制计数器模为100~9如74LS90、74LS160。任意进制计数器通过反馈复位或置数实现如模6、模12等。按计数方向加法计数器递增计数0,1,2,…。减法计数器递减计数…,2,1,0。可逆计数器可通过控制端选择加/减如74LS192十进制可逆、74LS193二进制可逆。环形计数器进位模数和触发器级数相等 n扭环形计数器进位模数是触发器级数的两倍 2n4.电平转换电路4.1数字集成电路的分类4.1.1双极型集成电路BJT双极型集成电路是指采用双极型晶体管BJTBipolar Junction Transistor 作为主要有源元件的集成电路。双极型晶体管利用电子和空穴两种载流子导电故名“双极”与仅利用一种载流子的 MOS 管单极型形成对比。基本原理与特点系列全称特点速度门延迟功耗典型应用RTL电阻-晶体管逻辑最早速度慢易受噪声影响微秒级中早期计算机已淘汰DTL二极管-晶体管逻辑比 RTL 快抗噪性好约 30ns中1960s 工业控制TTL晶体管-晶体管逻辑最经典速度适中驱动能力强10nsLS~ 2nsAS中~高74 系列广泛用于数字电路ECL发射极耦合逻辑极快亚 ns但功耗极高1ns极高高速计算机、通信、雷达I²L集成注入逻辑低功耗可高集成较慢几十 ns低电子表、计算器已少见核心元件NPN 或 PNP 型双极晶体管以电流控制电流。工作速度快因为 BJT 的跨导高开关时间可低至亚纳秒级。功耗较大因为 BJT 在导通时基极需要持续电流静态功耗高。驱动能力强输出电流大扇出能力强。集成度较低因为 BJT 隔离工艺复杂且功耗高导致发热限制密度。电压范围较窄一般 5V 左右ECL 则负电源。注TTL 是双极型中最普及、寿命最长的家族74系列标准逻辑芯片沿用至今虽然现代多用 CMOS 替代但仍有部分场合需要 TTL 的高驱动能力。双极型集成电路以 BJT 为核心速度快、驱动强、功耗高、集成度低TTL 是其最著名代表曾主导数字世界现大多被 CMOS 取代但在超高速和大电流领域仍有不可替代的价值。4.1.2金属氧化物半导体集成电路MOS金属氧化物半导体集成电路是指采用金属-氧化物-半导体场效应管MOSFET 作为主要有源元件的集成电路。由于制造工艺中常使用多晶硅而非金属栅极更准确的称呼是 MOS 集成电路但“金属氧化物半导体”这一历史名称仍被广泛使用。与依赖电子和空穴两种载流子的双极型晶体管不同MOSFET 是单极型器件仅利用一种载流子电子或空穴导电。核心特点电压控制MOSFET 是电压控制器件栅极电压控制源漏之间的导通几乎不消耗静态电流。极高输入阻抗栅极与沟道之间由二氧化硅绝缘输入阻抗可达 1012Ω1012Ω 以上。功耗极低CMOS 电路仅在状态切换时产生动态功耗静态时几乎为零。集成度极高功耗低、发热小可在单芯片上集成数百亿个晶体管。工作电压宽早期 CMOS 可在 3~18V 工作现代低压 CMOS 可低至 0.9V。速度早期 MOS 比 TTL 慢但现代先进 CMOS如 7nm、5nm已远超普通 TTL。分类类型结构特点应用PMOSP 沟道 MOSFET最早商用速度慢负电源1970s 计算器已淘汰NMOSN 沟道 MOSFET速度比 PMOS 快功耗较高早期微处理器如 Intel 8080CMOSPMOS NMOS 互补对功耗极低速度较快绝对主流几乎所有现代数字芯片CMOS 是目前绝大多数数字集成电路的基础包括 CPU、GPU、FPGA、存储器和传感器等。CMOS 基本结构一个 CMOS 反相器由一个 NMOS 和一个 PMOS 组成输入高VDDNMOS 导通PMOS 截止输出接地0。输入低GNDPMOS 导通NMOS 截止输出接 VDD1。关键特性无论输出是 0 还是 1总有一个 MOS 管截止因此从 VDD 到 GND 的直流通路被切断静态电流几乎为零。只有在输入跳变的瞬间两个管短暂同时导通才会产生动态功耗。对比特性MOS 型CMOS双极型TTL/ECL控制方式电压控制电流控制输入阻抗极高1012Ω1012Ω低kΩ 级静态功耗极低nW 级较高mW 级集成度极高数百亿晶体管低万门级速度亚 ns ~ 百 ps先进工艺亚 nsECL 最快但功耗高噪声容限大接近电源电压的一半较小工作电压宽0.9V~18V视工艺窄典型 5V 或负电源驱动能力较弱需缓冲强主流地位当今绝对主流特殊高速/高驱动场景4.2常用数字集成电路逻辑电平接口技术TTL逻辑电平VCC5V;VOH≥2.4V;VOL≤0.4V;VIH≥2.0V;VIL≤0.8VCMOS逻辑电平VCC5V;VOH≥4.45V;VOL≤0.5V;VIH≥3.5V;VIL≤1.5V4.2.1TTL-CMOS转换问题TTL输出高电平 VOH≥2.4VVOH≥2.4V典型值约3.5V而5V CMOS的输入高电平阈值 VIH≥3.5VVIH≥3.5V实际要求≥0.7VCC。TTL的输出高电平可能低于CMOS的识别阈值。解决方法方案做法适用场景加上拉电阻在TTL输出端与VCC之间接上拉电阻将高电平提升至5V最简单低速场合选用HCT系列用74HCT/74AHCT系列CMOS替代普通74HC其 VIHVIH 降至2V可直接与TTL对接推荐方案无需外接元件专用电平转换器使用74LVC4245、74ALVC164245等双向电平转换芯片高速、多路信号4.2.2CMOS-TTL转换情况CMOS输出高电平≈VCC输出低电平≈0V满足TTL输入要求VIH≥2.0VVIH≥2.0VVIL≤0.8VVIL≤0.8V。74HC/74HCT系列的 IOH/IOLIOH/IOL为4mA74AHC/74AHCT为8mA足以驱动TTL负载。结论在5V系统中CMOS可以直接驱动TTL无需额外电路。5.语音编码5.1语音编码基本概念语音编码Speech Coding是指将模拟语音信号转换为数字信号在计算机中处理、传输到了接收端再将数字信号还原为模拟语音。并在尽可能降低比特率的同时保持可懂度和自然度的技术。它是数字通信、移动通信、IP 电话、语音存储等系统的核心基础。声音的三要素音色Timbre决定声波的形状音调Pitch决定声波的频率每秒振动次数人耳可听频率范围约为 20 Hz ~ 20 kHz。音强Loudness决定声波的幅度振动幅度。振幅越大声音越响。5.2模拟信号数字化数字化过程主要包括三四个步骤采样、保持、量化、编码。采样按固定的时间间隔抽取模拟信号的瞬时幅值得到一系列在时间上离散的样本。关键定理——奈奎斯特采样定理 为了能从采样信号无失真地恢复原始模拟信号采样频率 fs 必须大于或等于模拟信号最高频率分量 fmax的两倍。保持为了保证量化编码的要求取样值必须保持一段时间量化将采样得到的连续幅值无限可能值归入有限的离散电平值即用最接近的整数近似表示。编码将每个量化后的离散值用一组二进制代码0/1表示。5.3采样量化的技术参数采样频率采样率每秒采样次数单位Hz决定可还原的最高频率奈奎斯特。人听觉上限20khz所以40khz以上的采样频率足以满足人典型值电话语音8 kHzCD 音频44.1 kHz专业录音48 kHz、96 kHz、192 kHz测量精度量化位数每个采样点的量化等级数单位bit决定动态范围和信噪比。典型值电话语音8 位CD 音频16 位高分辨率音频24 位声道数独立信号通道数量如单声道、立体声、多声道。常见模式单声道Mono1 个通道所有声音混合。立体声Stereo2 个通道左、右可营造空间感。环绕声5.1、7.1 等多通道用于影院和游戏。影响声道数越多空间定位越真实但数据量成倍增加。数据率bps采样频率Hz×量化位数bit×声道数
软考中级嵌入式——第十章 数字电路基础
发布时间：2026/5/23 4:07:10
1.电子电路1.1电子电路概述电子电路分为两大类模拟电子电路数字电子电路组合逻辑电路时序逻辑电路模拟电子电路中数值的度量采用直流电压或电流的连续值称为模拟量特点数值由连续量来表示其运算过程也是连续的。数字电子电路中数值的度量采用数字量它通常由0和1组成一串二进制数组成。特点数值为离散量运算结果也为离散量。数字量在数据精度、传输效率、可靠性指标等方面均比模拟量高而且在数据存储方面比模拟量具有更大的优势。因此在现代电子技术中数字系统得到了最广泛的应用。1.2二进制系统现代计算机内部的电子元件都是数字式的。数字式的电子元件工作状态是二值电平通常不指定具体的电平值而是采用信号来表示高电平低电平逻辑体制通常未加说明。则为正逻辑体制正逻辑体制规定高电平为逻辑1低电平为逻辑0负逻辑体制相反数字系统中的1和0不表示数量大小仅表示两种相反的状态。如开关闭合为1断开为0晶体管导通为1截止为0电位高为1低为02.组合逻辑电路2.1组合逻辑电路概念根据电路是否具有存储功能将逻辑电路分为两种类型组合逻辑电路不含存储功能输出仅由当前输入决定无记忆功能无反馈回路典型电路编码器、译码器、选择器、加法器等时序逻辑电路含存储功能输出由当前输入 历史状态共同决定含存储元件触发器/锁存器有反馈回路具备记忆功能典型电路计数器、寄存器、状态机等2.2组合逻辑表示方法真值表输入值的所有组合与其对应的输出值构成的表格ABCY00000010010001111000101111011111特点最直观、无歧义适合小规模逻辑输入变量数 ≤ 4。完整性、唯一性示例三人表决器输出Y1表示至少两人同意布尔代数逻辑表达式用与·、或、非¬等运算符表示逻辑关系。定律名称表达式说明交换律A⋅BB⋅A运算顺序可交换结合律(A⋅B)⋅CA⋅(B⋅C)多个变量运算时结合次序无关分配律A⋅(BC)A⋅BA⋅C与对或分配或对与分配后者较特殊同一律A⋅1A与1相与不变或0相或不变零律A⋅00 A⋅1A与0得0或1得1“淹没”效应互补律A⋅A‾0 AA‾1变量与其反相与得0或得1重叠律幂等律A⋅AA AAA自身与自身运算不变双重否定律(非非律)A‾ ‾ A两次取反还原特点简洁便于代数化简和变换。示例 YA⋅BA‾⋅C 读作Y等于A与B或者非A与C常用布尔代数定律德·摩根定律是数字逻辑中最重要、使用最频繁的变换规则之一。它揭示了 与运算 和 或运算 在对偶关系下的否定形式。公式2.3组合逻辑电路构成由基本逻辑门电路按照特定的逻辑功能连接而成并且不含任何存储单元。具体来说其构成包括以下几个核心要素基本逻辑门核心元件其中与非门和或非门被称为通用门因为仅用它们中的一种就可以构成任意组合逻辑电路。与门AND、或门OR、非门NOT与非门NAND、或非门NOR、异或门XOR、同或门XNOR输入与输出信号输入来自外部或前级电路的二进制信号0或1。输出由当前输入通过逻辑门运算后直接得到的二进制结果。内部连线节点将各个逻辑门的输入/输出按照逻辑表达式或真值表的要求连接起来。同一节点信号可以扇出fan-out到多个门的输入端。电源与地物理实现时为逻辑门提供工作电压如5V和参考地使电路能够输出正确的高低电平。2.4常用组合逻辑电路2.4.1译码器Decoder功能将 n 位二进制代码翻译成 2^n个输出中的一个有效低电平或高电平。 是编码器的逆过程。典型芯片74LS1383-8线译码器、74LS1544-16线应用存储器地址选择CPU中片选信号七段数码管显示译码如74LS47驱动共阳极数码管:输入 4 位 BCD 码0~9输出控制 7 个段 a~g 亮灭指令译码器CPU内部2.4.2编码器Encoder功能将 2^n个输入信号转换为n位二进制代码输出。 例如4-2线编码器4个输入 → 2位输出特点任何时刻只允许一个输入有效否则输出混乱。 改进型优先编码器允许多个输入同时有效按优先级输出最高优先级的编码。典型芯片74LS1488-3线优先编码器应用键盘扫描、中断优先级管理2.4.3数据选择器Multiplexer简称 MUX定义:从多个输入数据中选择一路送到输出。输入2^n 路数据 n位选择信号输出1 路数据典型芯片74LS1518选174LS153双4选174LS157四2选1主要应用多路信号分时传输如多路传感器切换进ADC实现任意组合逻辑函数查表法CPU寄存器文件读取端口并行转串行2.4.4数据分配器Demultiplexer简称 DMUX定义:将一路输入数据分配到多个输出通道中的某一个。输入1 路数据 n 位选择信号输出2^n路数据只有被选中的一路等于输入其余为0或高阻典型芯片没有专门的“数据分配器”芯片通常用带使能端的译码器实现用 74LS1383-8译码器接成 1-8 数据分配器 将数据 D 接到译码器的使能端例如 G2A‾G2A地址线作为选择端输出即为分配结果。主要应用数据广播将一路串行数据按需分发到多个后续电路存储器写使能分配决定哪一片RAM被写入时序分配将时钟或脉冲信号轮流输出到不同通道3.时序逻辑电路3.1时序逻辑电路概念时序逻辑电路含存储功能输出由当前输入 历史状态共同决定含存储元件触发器/锁存器有反馈回路具备记忆功能典型电路计数器、寄存器、状态机等3.2时序逻辑电路的基础3.2.1时钟信号时钟信号是时序逻辑的基础用于决定逻辑单元中的状态何时更新在电平触发机制中只有高电平或低电平是有效信号控制状态刷新在边沿触发机制中只有上升沿或下降沿是有效信号控制状态刷新同步是时钟控制系统中的主要制约条件3.2.2触发器Flip-Flop能够存储1为二值信号的基本单元电路统称为触发器触发器的基本特点具有两个能自行保持的稳定状态表示逻辑状态的0和1根据不同的输入信号可以置成1或0状态按时钟控制方式分电平触发、边沿触发、主从触发等方式按逻辑功能分D型、JK型、RS型等在选用触发器时触发方式是必须考虑的因素3.2.2.1电平触发器锁存器CP约定为1或0电平时触发器接收输入数据此时输入数据D在输出Q端得到反映CP为非约定电平时触发器状态保持不变CP1,D1时Q1Q- 0CP1,D0时Q0Q- 1CP0,时Q不变、3.2.2.2边沿触发器在时钟脉冲CP的约定边沿跳变触发器接收数据在CP1、CP0及非约定跳变时触发器不接受数据边沿触发器具有很强的抗数据干扰的能力常用来组成寄存器、计数器等3.3常用时序逻辑电路3.3.1寄存器寄存器是数字电路中由多个触发器通常是 D 触发器构成的存储单元用于暂时保存一组二进制数据。一个 n 位寄存器由 n 个触发器组成可以存储 n 位信息如 8 位寄存器存一个字节。核心一组 D 触发器所有触发器的时钟端连在一起共用同一个时钟信号。输入/输出每个触发器的 D 端接收一位数据Q 端输出该位数据。工作过程在时钟上升沿或下降沿到来时所有触发器同时将 D 端的数据锁存到 Q 端并保持到下一个时钟边沿。寄存器的分类按数据输入/输出方式并行输入/并行输出串行输入/串行输出串行输入/并行输出并行输入/串行输出按功能扩展移位寄存器每个时钟脉冲数据向左或向右移动一位如 74LS194 通用移位寄存器。循环寄存器移出的数据重新循环移入另一端。带异步清零/置位的寄存器可瞬间将全部位清零或预设值。3.3.2计数器计数器是数字电路中最典型的时序逻辑电路之一。它由触发器通常是JK或D触发器构成能够在时钟脉冲的作用下按照预定的顺序如二进制、十进制等改变其状态并输出当前状态的编码。简单说计数器就是记录时钟脉冲个数的电路。记忆功能计数器有一个“当前计数值”状态会记住已经来了多少个时钟。状态顺序变化每来一个有效时钟边沿计数值加1、减1或按其他规律变化。模Modulus计数器的最大状态数即从0计数到N-1后回到0称为模N计数器。例如模10计数器十进制从0000计数到10019后自动归零。按时钟控制方式分为类型特点速度典型芯片异步计数器低位触发器的输出作为高位的时钟逐级级联。慢进位链延迟累加74LS934位二进制异步同步计数器所有触发器共用同一个时钟状态变化同时发生。快无级联延迟74LS1614位二进制同步按计数进制二进制计数器模为 2n2n如4位二进制0~15。十进制计数器模为100~9如74LS90、74LS160。任意进制计数器通过反馈复位或置数实现如模6、模12等。按计数方向加法计数器递增计数0,1,2,…。减法计数器递减计数…,2,1,0。可逆计数器可通过控制端选择加/减如74LS192十进制可逆、74LS193二进制可逆。环形计数器进位模数和触发器级数相等 n扭环形计数器进位模数是触发器级数的两倍 2n4.电平转换电路4.1数字集成电路的分类4.1.1双极型集成电路BJT双极型集成电路是指采用双极型晶体管BJTBipolar Junction Transistor 作为主要有源元件的集成电路。双极型晶体管利用电子和空穴两种载流子导电故名“双极”与仅利用一种载流子的 MOS 管单极型形成对比。基本原理与特点系列全称特点速度门延迟功耗典型应用RTL电阻-晶体管逻辑最早速度慢易受噪声影响微秒级中早期计算机已淘汰DTL二极管-晶体管逻辑比 RTL 快抗噪性好约 30ns中1960s 工业控制TTL晶体管-晶体管逻辑最经典速度适中驱动能力强10nsLS~ 2nsAS中~高74 系列广泛用于数字电路ECL发射极耦合逻辑极快亚 ns但功耗极高1ns极高高速计算机、通信、雷达I²L集成注入逻辑低功耗可高集成较慢几十 ns低电子表、计算器已少见核心元件NPN 或 PNP 型双极晶体管以电流控制电流。工作速度快因为 BJT 的跨导高开关时间可低至亚纳秒级。功耗较大因为 BJT 在导通时基极需要持续电流静态功耗高。驱动能力强输出电流大扇出能力强。集成度较低因为 BJT 隔离工艺复杂且功耗高导致发热限制密度。电压范围较窄一般 5V 左右ECL 则负电源。注TTL 是双极型中最普及、寿命最长的家族74系列标准逻辑芯片沿用至今虽然现代多用 CMOS 替代但仍有部分场合需要 TTL 的高驱动能力。双极型集成电路以 BJT 为核心速度快、驱动强、功耗高、集成度低TTL 是其最著名代表曾主导数字世界现大多被 CMOS 取代但在超高速和大电流领域仍有不可替代的价值。4.1.2金属氧化物半导体集成电路MOS金属氧化物半导体集成电路是指采用金属-氧化物-半导体场效应管MOSFET 作为主要有源元件的集成电路。由于制造工艺中常使用多晶硅而非金属栅极更准确的称呼是 MOS 集成电路但“金属氧化物半导体”这一历史名称仍被广泛使用。与依赖电子和空穴两种载流子的双极型晶体管不同MOSFET 是单极型器件仅利用一种载流子电子或空穴导电。核心特点电压控制MOSFET 是电压控制器件栅极电压控制源漏之间的导通几乎不消耗静态电流。极高输入阻抗栅极与沟道之间由二氧化硅绝缘输入阻抗可达 1012Ω1012Ω 以上。功耗极低CMOS 电路仅在状态切换时产生动态功耗静态时几乎为零。集成度极高功耗低、发热小可在单芯片上集成数百亿个晶体管。工作电压宽早期 CMOS 可在 3~18V 工作现代低压 CMOS 可低至 0.9V。速度早期 MOS 比 TTL 慢但现代先进 CMOS如 7nm、5nm已远超普通 TTL。分类类型结构特点应用PMOSP 沟道 MOSFET最早商用速度慢负电源1970s 计算器已淘汰NMOSN 沟道 MOSFET速度比 PMOS 快功耗较高早期微处理器如 Intel 8080CMOSPMOS NMOS 互补对功耗极低速度较快绝对主流几乎所有现代数字芯片CMOS 是目前绝大多数数字集成电路的基础包括 CPU、GPU、FPGA、存储器和传感器等。CMOS 基本结构一个 CMOS 反相器由一个 NMOS 和一个 PMOS 组成输入高VDDNMOS 导通PMOS 截止输出接地0。输入低GNDPMOS 导通NMOS 截止输出接 VDD1。关键特性无论输出是 0 还是 1总有一个 MOS 管截止因此从 VDD 到 GND 的直流通路被切断静态电流几乎为零。只有在输入跳变的瞬间两个管短暂同时导通才会产生动态功耗。对比特性MOS 型CMOS双极型TTL/ECL控制方式电压控制电流控制输入阻抗极高1012Ω1012Ω低kΩ 级静态功耗极低nW 级较高mW 级集成度极高数百亿晶体管低万门级速度亚 ns ~ 百 ps先进工艺亚 nsECL 最快但功耗高噪声容限大接近电源电压的一半较小工作电压宽0.9V~18V视工艺窄典型 5V 或负电源驱动能力较弱需缓冲强主流地位当今绝对主流特殊高速/高驱动场景4.2常用数字集成电路逻辑电平接口技术TTL逻辑电平VCC5V;VOH≥2.4V;VOL≤0.4V;VIH≥2.0V;VIL≤0.8VCMOS逻辑电平VCC5V;VOH≥4.45V;VOL≤0.5V;VIH≥3.5V;VIL≤1.5V4.2.1TTL-CMOS转换问题TTL输出高电平 VOH≥2.4VVOH≥2.4V典型值约3.5V而5V CMOS的输入高电平阈值 VIH≥3.5VVIH≥3.5V实际要求≥0.7VCC。TTL的输出高电平可能低于CMOS的识别阈值。解决方法方案做法适用场景加上拉电阻在TTL输出端与VCC之间接上拉电阻将高电平提升至5V最简单低速场合选用HCT系列用74HCT/74AHCT系列CMOS替代普通74HC其 VIHVIH 降至2V可直接与TTL对接推荐方案无需外接元件专用电平转换器使用74LVC4245、74ALVC164245等双向电平转换芯片高速、多路信号4.2.2CMOS-TTL转换情况CMOS输出高电平≈VCC输出低电平≈0V满足TTL输入要求VIH≥2.0VVIH≥2.0VVIL≤0.8VVIL≤0.8V。74HC/74HCT系列的 IOH/IOLIOH/IOL为4mA74AHC/74AHCT为8mA足以驱动TTL负载。结论在5V系统中CMOS可以直接驱动TTL无需额外电路。5.语音编码5.1语音编码基本概念语音编码Speech Coding是指将模拟语音信号转换为数字信号在计算机中处理、传输到了接收端再将数字信号还原为模拟语音。并在尽可能降低比特率的同时保持可懂度和自然度的技术。它是数字通信、移动通信、IP 电话、语音存储等系统的核心基础。声音的三要素音色Timbre决定声波的形状音调Pitch决定声波的频率每秒振动次数人耳可听频率范围约为 20 Hz ~ 20 kHz。音强Loudness决定声波的幅度振动幅度。振幅越大声音越响。5.2模拟信号数字化数字化过程主要包括三四个步骤采样、保持、量化、编码。采样按固定的时间间隔抽取模拟信号的瞬时幅值得到一系列在时间上离散的样本。关键定理——奈奎斯特采样定理 为了能从采样信号无失真地恢复原始模拟信号采样频率 fs 必须大于或等于模拟信号最高频率分量 fmax的两倍。保持为了保证量化编码的要求取样值必须保持一段时间量化将采样得到的连续幅值无限可能值归入有限的离散电平值即用最接近的整数近似表示。编码将每个量化后的离散值用一组二进制代码0/1表示。5.3采样量化的技术参数采样频率采样率每秒采样次数单位Hz决定可还原的最高频率奈奎斯特。人听觉上限20khz所以40khz以上的采样频率足以满足人典型值电话语音8 kHzCD 音频44.1 kHz专业录音48 kHz、96 kHz、192 kHz测量精度量化位数每个采样点的量化等级数单位bit决定动态范围和信噪比。典型值电话语音8 位CD 音频16 位高分辨率音频24 位声道数独立信号通道数量如单声道、立体声、多声道。常见模式单声道Mono1 个通道所有声音混合。立体声Stereo2 个通道左、右可营造空间感。环绕声5.1、7.1 等多通道用于影院和游戏。影响声道数越多空间定位越真实但数据量成倍增加。数据率bps采样频率Hz×量化位数bit×声道数
)
)
