如何搭一个折叠式共源共栅首先搭建雏形先打好整体电路右侧是由电流源生成的偏置电压理论上应该用偏置电路还没学到后续学到继续补充右侧使用电阻VCVS作为共模反馈阻值要给高一点才能不影响开环增益后续可以代替为开关电容型共模反馈无需担心成本面积问题。接下来确定一下指标我们想要他达到什么指标开环增益60dB增益公式记清折叠式共源共栅的增益公式是gm1是输入管跨导34是两个共栅管很明显A1/2gm2ro2参考工艺库大概1000左右换成db大概60也就是他大致能做到的增益单位增益带宽:50MGBWgm/2paiCL负载电容2.5pF和下一级结构有关如果做余量放大器负载电容也就是下一级的DAC电容相位裕度70单极结构通常都不错相位裕度60-70都是正常水平很稳定功耗6mV必然是越低越好电源电压1.8V接下来第一步算经过电流由于VDD1.8V功率P6mW则总的电流为IDS6mW/1.8V大概取3mA留余量。其次两条支路是完全对称的所以给每条之路分配1.5mA的电流。而对于折叠电路部分和本身的共源共栅电路部分将每条支路的电流再次分割这里我们全部采用平分的方式即M6M7的电流均为1.5mA其余mos管除M10外的电流均为0.75mA是每条支路的二分之一而对于M10的电流值为两个输入支路电流之和即为1.5mA。第二步取过驱动电压1.8V电源电压Vod不宜过大不然分不到多少电压大概取Vod0.2第三步计算偏置电压这里需要Vth看工艺库库里都有或者先简单跑一下仿真确定一下已知条件电源电压VDD1.8PMOSVthp0.42Vthn0.42过驱动电压VOD0.2 V所有管统一取值1.PMOS M0、M1偏置电压VB1公式VB1VDD−(∣Vthp∣VOD0)代入数值VB11.8−(0.420.2)VB11.18 V2.PMOS M2、M3偏置电压VB2公式VB2VDD−(∣Vthp∣VOD0VOD2)代入数值VB21.8−(0.420.20.2)VB20.98 V3.NMOS M4、M5偏置电压VB3公式VB3VthnVOD6VOD4代入数值VB30.420.20.2 VB30.82 V4.NMOS M6、M7偏置电压VB4公式VB4VthnVOD6 代入数值VB40.420.2 VB40.62 V5.PMOS M10电流源偏置电压VB5M10为PMOS电流源源极接VDD公式VB5VDD−(∣Vthp∣VOD10)代入数值VB51.8−(0.420.2)VB51.18 V6.PMOS输入对M8、M9输入共模电压VCM输入对过驱动电压VSG8∣Vthp∣VOD8VSG80.420.20.62 V尾电流源M10饱和条件VS8≤VDD−VOD10VS8≤1.8−0.21.6 V输入共模电压上限VCM,maxVS8−VSG8VCM,max1.6−0.620.98 V工程取值留余量VCM0.9 V第四步由于简化了偏置电路用了电流源代替需要算电流源参数利用这里需要unupcox这pdk库里都有自己去找W和L自己给定工程上L取工艺的2-3倍最小尺寸但其实我们的目的是将电流源转化成电压WL取个适当值就可以无需纠结VB1支路电流≈52 uAVB2支路电流≈209 uAVB3支路电流≈795 uAVB4支路电流≈199 uAVB5支路电流≈52 uA第五步计算W目前我们已知各支路电流VODunupcox可求共源共栅的W管子总宽度 (W_{total})M10(164.1\mu m)M0 / M1(77.2\mu m)M2 / M3(77.2\mu m)M8 / M9(82.0\mu m)M4 / M5(20.3\mu m)M6 / M7(41.9\mu m)五步操作完成我们的手算部分就基本结束了接下来把我们得到的参数输入进去进行dc直流工作点仿真查看每个管子的工作情况如有管子不在饱和区适当调节偏置电压例如最上面两个pmos的漏极电压太大了导致Vds特别小这时我们应该考虑到拉低漏极电压电流不变在不改变W/L的情况下Vgs保持固定值因此我们可以通过调节下一层pmos的Vb来改变第二一层源极电压也就是第一层漏极电压。依旧根据公式调节。最终所有管子达到饱和区且不大不小大概适当的区域。及完成了折叠共源共栅的设计最终指标能得到A80dB,GBW70MHz相位裕度70°
如何搭一个折叠共源共栅运放（手算版简单易懂）
发布时间：2026/5/22 22:15:10
如何搭一个折叠式共源共栅首先搭建雏形先打好整体电路右侧是由电流源生成的偏置电压理论上应该用偏置电路还没学到后续学到继续补充右侧使用电阻VCVS作为共模反馈阻值要给高一点才能不影响开环增益后续可以代替为开关电容型共模反馈无需担心成本面积问题。接下来确定一下指标我们想要他达到什么指标开环增益60dB增益公式记清折叠式共源共栅的增益公式是gm1是输入管跨导34是两个共栅管很明显A1/2gm2ro2参考工艺库大概1000左右换成db大概60也就是他大致能做到的增益单位增益带宽:50MGBWgm/2paiCL负载电容2.5pF和下一级结构有关如果做余量放大器负载电容也就是下一级的DAC电容相位裕度70单极结构通常都不错相位裕度60-70都是正常水平很稳定功耗6mV必然是越低越好电源电压1.8V接下来第一步算经过电流由于VDD1.8V功率P6mW则总的电流为IDS6mW/1.8V大概取3mA留余量。其次两条支路是完全对称的所以给每条之路分配1.5mA的电流。而对于折叠电路部分和本身的共源共栅电路部分将每条支路的电流再次分割这里我们全部采用平分的方式即M6M7的电流均为1.5mA其余mos管除M10外的电流均为0.75mA是每条支路的二分之一而对于M10的电流值为两个输入支路电流之和即为1.5mA。第二步取过驱动电压1.8V电源电压Vod不宜过大不然分不到多少电压大概取Vod0.2第三步计算偏置电压这里需要Vth看工艺库库里都有或者先简单跑一下仿真确定一下已知条件电源电压VDD1.8PMOSVthp0.42Vthn0.42过驱动电压VOD0.2 V所有管统一取值1.PMOS M0、M1偏置电压VB1公式VB1VDD−(∣Vthp∣VOD0)代入数值VB11.8−(0.420.2)VB11.18 V2.PMOS M2、M3偏置电压VB2公式VB2VDD−(∣Vthp∣VOD0VOD2)代入数值VB21.8−(0.420.20.2)VB20.98 V3.NMOS M4、M5偏置电压VB3公式VB3VthnVOD6VOD4代入数值VB30.420.20.2 VB30.82 V4.NMOS M6、M7偏置电压VB4公式VB4VthnVOD6 代入数值VB40.420.2 VB40.62 V5.PMOS M10电流源偏置电压VB5M10为PMOS电流源源极接VDD公式VB5VDD−(∣Vthp∣VOD10)代入数值VB51.8−(0.420.2)VB51.18 V6.PMOS输入对M8、M9输入共模电压VCM输入对过驱动电压VSG8∣Vthp∣VOD8VSG80.420.20.62 V尾电流源M10饱和条件VS8≤VDD−VOD10VS8≤1.8−0.21.6 V输入共模电压上限VCM,maxVS8−VSG8VCM,max1.6−0.620.98 V工程取值留余量VCM0.9 V第四步由于简化了偏置电路用了电流源代替需要算电流源参数利用这里需要unupcox这pdk库里都有自己去找W和L自己给定工程上L取工艺的2-3倍最小尺寸但其实我们的目的是将电流源转化成电压WL取个适当值就可以无需纠结VB1支路电流≈52 uAVB2支路电流≈209 uAVB3支路电流≈795 uAVB4支路电流≈199 uAVB5支路电流≈52 uA第五步计算W目前我们已知各支路电流VODunupcox可求共源共栅的W管子总宽度 (W_{total})M10(164.1\mu m)M0 / M1(77.2\mu m)M2 / M3(77.2\mu m)M8 / M9(82.0\mu m)M4 / M5(20.3\mu m)M6 / M7(41.9\mu m)五步操作完成我们的手算部分就基本结束了接下来把我们得到的参数输入进去进行dc直流工作点仿真查看每个管子的工作情况如有管子不在饱和区适当调节偏置电压例如最上面两个pmos的漏极电压太大了导致Vds特别小这时我们应该考虑到拉低漏极电压电流不变在不改变W/L的情况下Vgs保持固定值因此我们可以通过调节下一层pmos的Vb来改变第二一层源极电压也就是第一层漏极电压。依旧根据公式调节。最终所有管子达到饱和区且不大不小大概适当的区域。及完成了折叠共源共栅的设计最终指标能得到A80dB,GBW70MHz相位裕度70°
