费曼说“造不出来就是不明白“，芯片工程师画不出时序图也一样

费曼在黑板上写过一句话What I cannot create, I do not understand.如果你真的懂你应该能从头把它造出来。放到芯片设计里这个逻辑一样成立。有一类工程师RTL看得很流畅但一旦问他这个模块的微架构图能不能画一下他开始含糊。