ZYNQ实战（一）：串口调试初体验

1. 从零开始玩转ZYNQ串口通信第一次拿到ZYNQ开发板时很多朋友都会有点懵——这个既有ARM处理器又有FPGA的混血儿该怎么上手我的建议是从最基础的串口通信开始。就像学习编程先写Hello World串口调试就是嵌入式开发的敲门砖。去年我带队做智能网关项目时新来的工程师小张就因为跳过了这个基础步骤导致后期调试花了整整两周时间排查通信问题。ZYNQ的串口模块位于PS端Processing System也就是ARM处理器那一部分。和我们常见的STM32单片机不同ZYNQ的串口配置需要在Vivado中先完成硬件定义再到Vitis里写软件代码。这种软硬件协同的设计思路是ZYNQ的特色也是初学者最容易卡壳的地方。我用的是一块搭载XC7Z020芯片的开发板UART1默认通过MIO48和MIO49引脚引出你的板子可能略有不同记得先查原理图确认引脚编号。2. 硬件配置Vivado中的关键三步2.1 创建Block Design打开Vivado 2020.2新建工程时器件选择要准确。我遇到过有人选了Zynq-7000系列但没指定具体型号导致后续配置选项不全的情况。创建完成后在Flow Navigator点击Create Block Design命名为system——这个命名不是强制性的但保持一致性会让团队协作更顺畅。添加ZYNQ IP核的方法有两种在Diagram窗口右键选择Add IP或者直接输入命令create_bd_cell -type ip -vlnv xilinx.com:ip:processing_system7:5.5 processing_system7_0。后者适合喜欢命令行操作的老手前者对新手更友好。添加完成后你会看到一个带问号的IP核图标这时候需要双击它进行详细配置。2.2 UART外设配置技巧在ZYNQ配置界面左侧导航栏选择PS-PL Configuration → Peripheral I/O Pins。这里能看到所有PS端外设的MIO分配情况。找到UART 1勾选Enable选项。关键点来了MIO引脚选择必须和开发板原理图一致比如我的板子UART1_TX接MIO48UART1_RX接MIO49就需要在下拉菜单中手动选择对应引脚。波特率保持默认的115200即可除非你的终端设备有特殊要求。有个容易忽略的细节在Clock Configuration标签页下要确认UART的时钟源已启用。我见过有人配置了引脚但忘记开时钟结果串口死活不工作的案例。配置完成后点击OK保存回到Diagram界面可以看到IP核的问号消失了说明基本配置已完成。2.3 生成硬件平台右键Block Design选择Generate Output Products这一步Vivado会帮我们生成HDL封装文件和约束文件。特别提醒纯PS端设计不需要Generate Bitstream只有用到PL部分时才需要生成比特流文件。最后点击Export → Export Hardware注意勾选Include bitstream的选项保持未选中状态因为我们现在只用到PS端资源。导出完成后建议在工程目录下新建一个vitis文件夹专门存放软件工程。这个习惯能让你半年后回看项目时依然能快速找到对应文件。我有次接手别人的项目硬件描述文件和软件代码混在一起光是整理目录就花了一天时间。3. 软件篇Vitis中的代码魔法3.1 创建应用工程启动Vitis工作空间建议选择刚才创建的vitis文件夹。点击Create Application Project在硬件平台选择界面点击Browse找到之前导出的.xsa文件。这里有个坑Vivado 2020.2生成的.xsa文件默认放在工程目录下的project_name.runs/impl_1文件夹里很多人会找不到。工程模板选择Empty Application别被Hello World模板诱惑——自己从头写一遍印象更深刻。建好工程后在资源管理器里会看到三个子工程platform、hello_world和hello_world_system。右键hello_world/src选择New → Source File创建main.c文件。3.2 BSP驱动的秘密板级支持包(BSP)是Xilinx提供的硬件抽象层包含了UART、GPIO等外设的驱动函数。在platform.spr文件中展开Board Support Package可以看到所有可用驱动。重点来了xil_printf()和标准C库的printf()有本质区别前者是Xilinx优化的轻量级输出函数不依赖重定向就能直接使用UART输出而后者需要额外配置。建议新手先看BSP提供的示例代码在BSP视图里找到UART相关示例右键选择Import。这些官方示例包含了最标准的用法比如初始化流程、错误处理等。我刚开始用ZYNQ时曾因为没看示例代码自己折腾了一整天都没让串口正常工作。3.3 代码编写与调试main.c的基础结构很简单#include xil_printf.h int main() { xil_printf(Hello ZYNQ World!\r\n); while(1); // 防止程序退出 return 0; }注意字符串结尾的\r\n——这是串口通信的行结束符标准只有\n可能导致某些终端显示错乱。保存文件后右键工程选择Build Project。如果一切顺利Console窗口会显示构建成功的消息。调试时有个实用技巧在Vitis菜单中选择Window → Show View → Vitis Serial Terminal。打开串口终端后先确认端口号和波特率(115200)设置正确再点击运行。如果看到终端里打印出Hello ZYNQ World!恭喜你完成了ZYNQ开发的第一个里程碑4. 避坑指南常见问题排查4.1 串口无输出怎么办首先检查硬件连接USB转串口线是否插稳开发板供电是否正常我有次调试时死活没输出最后发现是USB线接触不良。软件层面要确认三点Vivado中UART引脚配置是否正确、Vitis工程是否关联了正确的.xsa文件、终端波特率是否匹配。如果还是没输出可以尝试在代码中加入LED闪烁逻辑确认程序是否真的在运行。有时候问题可能出在启动方式上——比如JTAG调试模式正常但独立运行时不工作这可能是DDR配置有问题。4.2 输出乱码的解决方案乱码通常是波特率不匹配导致的。虽然我们配置的是115200但有些开发板的默认波特率可能是9600或其他值。解决方法有两个要么修改代码中的波特率设置需要修改BSP参数重新生成库要么调整终端软件的波特率。还有个少见但确实存在的情况时钟配置错误。检查ZYNQ配置中的UART时钟是否为预期值通常来自PS时钟分频。可以用以下代码测试实际波特率#include xparameters.h #include xuartps.h XUartPs_Config *cfg XUartPs_LookupConfig(XPAR_XUARTPS_0_DEVICE_ID); xil_printf(Actual baudrate: %d\r\n, cfg-BaudRate);4.3 进阶调试技巧当基础功能调通后可以尝试更专业的调试方法。比如在Vitis中设置断点观察程序执行流程或者使用Xilinx提供的XSCT工具进行底层寄存器查看。对于稳定性要求高的场景建议在代码中加入超时判断和重试机制#define MAX_RETRY 3 int send_uart(const char *msg) { int retry 0; while(retry MAX_RETRY) { if(xil_printf(msg) strlen(msg)) return SUCCESS; retry; usleep(100000); // 延迟100ms } return FAILURE; }记得在正式项目中不要直接用while(1)死循环而是应该实现一个优雅的退出机制。这些细节往往决定了产品的稳定性和可维护性。