50天学习FPGA第31天-网表插入调试

简介本节主要讲述调试的过程1.添加测试点第一步：选中顶层top.v文件。第二步：在Vivado主界面左侧的“FlowNavigator”窗口中选择并展开“Synthesis”选项。在展开项中选择“Run Synthesis”选项，开始对设计进行综合。第三步：等待综合完成后，弹出“SynthesisCompleted”对话框。在该对话框中，选择“Open Synthesized Design”选项。第四步：单击【OK】按钮。第五步：在打开综合后设计的过程中，可能出现“CriticalMessages”对话框。当出现该对话框时，单击【OK】按钮。如图7.8所示，在“Netlist”窗口中列出了当前设计中存在的所有网络节点。第六步：从所列出的网络节点中选择需要调试的端口，并且进行标记。如图所示，在“Netlist”窗口中找到并展开“Inst_fifo1”选项。在展开项中，找到并选择“din(8)”选项，然后单击鼠标右键，出现浮动菜单。在浮动菜单内，执行菜单命令【MarkDebug】。2.设置调试内核参数第一步：在V