PCIe接口介绍及设计注意事项

是PCI Express，高速串行差分总线。目前接触的PCIe接口应用中，既有有线网络，也有无线网络，还有场景是用于扩展成USB3.0接口。当然PCIe还用于CPU连接显卡、SSD、扩展坞等，但目前不在PC行业，不多做介绍。PCIe采用点对点差分串行传输，CDR时钟数据恢复，无需收发端时钟严格同步。不知道你有没有和疑惑，前面提到PCIe数据信号自带时钟，那为什么我们在进行PCIe电路设计时，会有一组差分时钟呢？其实这组时钟并不是传输数据信号的参考时钟，而是给device芯片内部PLL做倍频基准、给控制逻辑做时序参考，有点像摄像头的参考CLK。一、PCIe框图介绍PCIe链路框图链路（Link）指两个器件之间的双工通信通道。最基础的 PCI Express 链路包含两组低压差分驱动信号对：一对发送差分线（Transmit）与一对接收差分线（Receive）。如果PCIe只有一组TX和RX，就表明这路PCIe port是1lane port，如果PCIe port有2组TX和RX，则是2 lane port，以此类推。