1. MibSPI中断与DMA嵌入式高效通信的基石在嵌入式系统尤其是汽车电子和工业控制这类对实时性和效率要求极高的领域SPI串行外设接口是连接传感器、存储器和通信模块的主力。但传统的SPI操作无论是轮询还是简单中断在应对多设备、大数据量、高实时性的场景时CPU常常疲于奔命系统性能遭遇瓶颈。这时像TI Hercules系列MCU中集成的多缓冲串行外设接口MibSPI模块其强大的传输组Transfer Group TG中断和直接内存访问DMA机制就成了工程师手中的“王牌”。它允许你将复杂的SPI通信序列打包成一个个“任务包”TG并让DMA在后台自动搬运数据CPU只需在关键时刻如一组数据收发完成被中断唤醒处理极大解放了算力。今天我们就深入MibSPI的控制寄存器拆解TG中断的精细化管理与DMA通道的高效配置这些正是实现上述高效通信的底层密码。2. 传输组TG中断控制寄存器详解MibSPI的核心思想是将多达128个数据缓冲区Buffer划分为若干个传输组TG最多16个。每个TG可以独立配置触发源、传输内容和行为。与之配套的是一套完整的中断管理系统让CPU能精准感知每个TG的完成或挂起状态。2.1 中断使能设置与清除寄存器TGITENST/TGITENCR中断管理的第一步是“开关”。TGITENST设置和TGITENCR清除寄存器就是为此设计的它们采用“置位-清除”模式这种设计避免了常见的“读-修改-写”操作可能引发的竞态条件在多任务或中断环境中更为安全。TGITENST寄存器用于使能指定TG的中断。其高16位SETINTENRDY[15:0]对应TG0-TG15的“传输完成”中断使能低16位SETINTENSUS[15:0]对应“传输挂起”中断使能。向某一位写1即打开对应TG的对应中断。例如要使能TG2的传输完成中断只需执行TGITENST | (1 18)因为Bit 16对应TG0Bit 17对应TG1以此类推。TGITENCR寄存器则用于禁用中断其位域CLRINTENRDY和CLRINTENSUS与TGITENST一一对应。向某一位写1即关闭对应中断。这种分离的设置和清除寄存器使得开启和关闭中断的操作变得原子化代码意图更清晰。注意这两个寄存器的“读”操作反映的是当前中断使能的状态而“写0”操作被设计为无效。这意味着你不能通过向TGITENST写0来关闭中断反之亦然。这种硬件设计强制开发者使用正确的寄存器进行操作减少了软件错误。2.2 中断优先级与标志位寄存器TGITLVST/TGITLVCR/TGINTFLG使能中断后我们还需要管理中断的优先级和状态。中断优先级设置TGITLVST和TGITLVCR寄存器用于将特定TG的中断分配到两个中断级别INT1或INT0上。通常INT1具有比INT0更高的硬件优先级。SETINTLVLRDY/SUS位写1可将对应中断提升至INT1CLRINTLVLRDY/SUS位写1则将其降级至INT0。这为关键TG如用于安全监控的传感器数据接收分配更高优先级提供了可能确保紧急事件能被优先响应。中断标志位查询与清除TGINTFLG寄存器是中断系统的“状态灯”。其INTFLGRDY和INTFLGSUS位分别指示某个TG的传输完成或挂起事件是否已经发生。这里有一个至关重要的特性中断标志位的置位与中断是否使能无关。只要TG完成或挂起对应标志位就会被硬件自动置1。这为轮询查询工作状态提供了可能即使你关闭了中断。清除标志位有两种方式1直接向TGINTFLG寄存器的对应位写1写1清零W1C2更常见的通过读取中断向量寄存器TGINTVECT0或TGINTVECT1。当CPU响应中断并读取向量寄存器时硬件会自动清除触发此次中断响应的那个特定标志位。这种方式既高效又安全避免了软件手动清除可能导致的遗漏或误清除问题。实操心得在中断服务程序ISR中务必通过读取TGINTVECTx寄存器来获取是哪个TG触发了中断并利用该操作的副作用自动清除标志位。避免直接手动写TGINTFLG除非你在进行非常规的状态管理。同时在初始化时建议先读取一次TGINTFLG并手动写1清除所有可能残留的标志位确保一个干净的中断状态。2.3 定时触发与状态监控寄存器TICKCNT/LTGPEND除了外部引脚触发MibSPI还提供了内部定时触发源——Tick计数器由TICKCNT寄存器控制。TICKENA总开关。使能后计数器开始工作。TICKVALUE计数器的重载值。计数器从该值递减至0产生一个触发信号翻转然后自动重载循环往复。触发频率 SPI时钟源频率 / (TICKVALUE 1)。这是实现固定周期SPI通信如定期读取传感器的关键。CLKCTRL选择Tick计数器的时钟源可以是不同数据格式的SPICLK。RELOAD一个“立即重载”命令位。写1会立即将TICKVALUE的值加载到计数器中但不会触发一次翻转。这在需要同步或重置定时时非常有用。LTGPEND寄存器则是一个实用的调试工具。它的TG_IN_SERVICE字段直接指示了序列器Sequencer当前正在服务哪个TG。当你的系统有多个TG交错触发时这个寄存器能帮你实时观察SPI内核的实际工作流快速定位是哪个TG的配置或触发逻辑出了问题。3. 传输组控制寄存器TGxCTRL深度解析TGxCTRL是每个TG的“大脑”它定义了TG的行为模式。理解每个位的含义是灵活运用MibSPI的关键。3.1 核心使能与触发控制TGENATG总使能。这是TG工作的前提。TRIGSRC选择触发源。从禁用0到内部Tick计数器Fh以及多达14个外部触发源EXT0-EXT13。外部触发源具体映射到哪个MCU引脚或内部外设如HET需要查阅具体的器件数据手册。TRIGEVT定义在触发源上识别何种事件来启动TG。选项丰富0h: 从不触发。1h/2h/3h: 上升沿、下降沿、双边沿触发。适用于事件驱动型通信。5h/6h: 高电平有效、低电平有效。只要电平有效TG就会持续循环传输直到电平失效。注意如果设置了ONESHOT则只传输一次。7h: 总是触发。当TRIGSRC0禁用外部源且TRIGEVT7h时一旦设置TGENATG会立即开始传输。这是实现软件触发的标准方法。3.2 高级行为模式单次、指针复位与优先级ONESHOT单次模式。置1后TG在响应一次有效触发事件并完成整个组传输后会自动将TGENA清零。这确保了主机CPU有足够时间在下次传输前更新缓冲区数据防止数据覆盖是实现“按需传输”的完美配置。PRST指针复位模式。此模式仅对电平触发TRIGEVT5h/6h的TG有意义。当PRST1时如果在一个TG传输过程中新的触发事件到来PCURRENT指针会被重置回PSTARTTG从头开始传输。这意味着新的触发事件拥有比正在进行的传输更高的优先级。这在需要以最新数据覆盖旧传输的场景下有用但需谨慎使用以免导致传输不完整。TGTD这是一个只读状态位指示该TG是否已被触发并正在等待或正在被序列器服务。用于软件查询TG状态。3.3 缓冲区指针与传输优先级规则PSTART设置该TG的起始缓冲区地址。TG的结束地址通常由下一个TG的PSTART-1隐式定义。对于最后一个TG则需要通过LTGPEND寄存器的LPEND字段显式指定。PCURRENT只读指针指向当前正在传输或挂起等待的缓冲区地址。它是调试传输卡住或数据错位问题的重要观察窗口。MibSPI的传输遵循严格的静态优先级规则TG0优先级最高TG15最低。高优先级TG可以抢占低优先级TG的传输。但是存在三个例外情况一旦进入这些状态即使更高优先级的TG就绪也无法打断当正在传输的缓冲区设置了CSHOLD保持片选或LOCK锁定位时传输会持续到下一个非CSHOLD/非LOCK缓冲区完成。当正在传输一个配置了NOBRK非中断块传输的DMA缓冲区时必须完成整个块ICOUNT1次传输。当一个TG的最后一个缓冲区已经被预取后必须完成该缓冲区的传输。这些规则保证了通信时序的完整性和确定性在配置多TG复杂交互时必须牢记。4. DMA通道控制寄存器DMAxCTRL配置实战DMA是解放CPU的终极武器。MibSPI的DMA控制器允许将SPI数据收发与内存搬运直接挂钩。4.1 DMA通道基础配置每个DMA通道最多8个通过DMAxCTRL寄存器独立配置。BUFID这是DMA操作的“锚点”。它指定了用于DMA传输的单个缓冲区索引0-127。所有通过此DMA通道的数据都只与这个特定的缓冲区交互。RXDMAENA/TXDMAENA分别使能接收和发送DMA请求。使能后MibSPI会在适当时机向DMA控制器发出请求。RXDMA_MAP/TXDMA_MAP将MibSPI内部的DMA通道映射到MCU全局DMA控制器的具体物理请求线上。必须确保发送和接收映射的请求线号不同且与其他已用通道不冲突否则会导致DMA请求混乱。ONESHOTDMA通道的单次模式。置1后在完成ICOUNT1次传输后MibSPI会自动清除RXDMAENA和TXDMAENA位停止产生DMA请求。这用于实现定长数据块的自动传输。4.2 同步机制缓冲区模式与DMA的配合这里有一个关键陷阱DMA控制器和MibSPI序列器是异步工作的。如果序列器传输数据的速度快于DMA搬运的速度或者反之就会导致数据丢失或覆盖。解决方案是使用缓冲区的“挂起等待”模式。对于接收DMARXDMAENA应将BUFID指向的缓冲区配置为“挂起直到RXEMPTY被清除”即等待新数据到来。这样只有DMA将旧数据搬走缓冲区变“空”后序列器才会用新数据填充它。对于发送DMATXDMAENA则应配置为“挂起直到TXFULL被清除”即等待旧数据被发送。这样只有DMA将新数据写入缓冲区缓冲区变“满”后序列器才会取走数据发送。这种配置在DMAxCTRL寄存器的描述中被强调是确保DMA与SPI传输同步、数据不丢不重的必要条件。4.3 核心特性非中断块传输NOBRK与传输计数ICOUNT这是实现高效、连续数据块传输的灵魂特性。NOBRK非中断块传输模式。当此位置1时序列器会连续地、不间断地从BUFID指定的缓冲区传输数据次数为ICOUNT1次。在此期间任何其他TG或缓冲区的传输都会被阻塞。这非常适合需要维持片选信号配合CSHOLD进行长数据块传输的场景或者作为SPI从设备时与主设备保持严格同步的块传输。ICOUNT初始传输计数。它定义了块传输的长度实际传输次数 ICOUNT 1。当ONESHOT或NOBRK使能时此字段至关重要。COUNT是只读的当前剩余计数寄存器。严重警告在NOBRK传输进行过程中绝对禁止进行以下操作清除NOBRK位、清除RXDMAENA/TXDMAENA使能位、或将对应缓冲区的模式改为非DMA模式。尝试这些操作会导致不可预测的行为。正确的做法是等待NOBRK传输完成通过中断或查询COUNT为0再修改配置。4.4 扩展计数寄存器DMAxCOUNT与大块数据传输标准的ICOUNT字段只有5位0-31这意味着单次NOBRK或ONESHOT传输最多32个字。对于更长的数据块MibSPI提供了扩展能力。通过设置DMACNTLEN寄存器中的LARGE COUNT位可以使能DMAxCOUNT寄存器。这个32位寄存器的高16位ICOUNTx范围0-65535和低16位COUNTx将传输计数扩展到了16位支持最多65536个字的连续块传输。这对于传输大量数据如图像帧、音频采样块至关重要。寄存器描述中还给出了一个精妙的应用技巧如何利用DMA和TG配合在传输一大块数据例如64字节后只产生一次DMA请求。方法是配置一个TG覆盖这64个缓冲区然后将DMA通道的BUFID指向这个TG的最后一个缓冲区第64个并使能接收DMANOBRK0。这样只有当序列器处理到这最后一个缓冲区时才会触发一次DMA请求。DMA控制器可以借此机会一次性突发读取整个RXRAM区域或写入TXRAM效率极高。5. 从寄存器到代码配置流程与避坑指南理解了寄存器最终要落地为代码。下面以一个典型场景为例配置TG0由软件触发单次传输10个字的数组并在传输完成后产生中断同时配置DMA通道0以NOBRK模式连续发送100个字的数据块。5.1 TG中断配置流程初始化缓冲区在TXRAM和RXRAM中为TG0划分连续的10个缓冲区并填充初始发送数据。配置TG0CTRLPSTART TG0的起始缓冲区地址。TRIGSRC 0 (禁用外部触发)。TRIGEVT 7h (ALWAYS 总是触发)。ONESHOT 1 (单次模式)。TGENA 0 (先不使能)。配置中断向TGITENST写入使能TG0的传输完成中断SETINTENRDY[0]。向TGITLVST写入将TG0中断级别设置为INT1高优先级。清除TGINTFLG中TG0的标志位写1清除。启动传输将TG0CTRL中的TGENA位置1。由于TRIGEVT7hTG会立即开始传输。中断服务程序在TG0的完成中断ISR中读取TGINTVECT1寄存器因为设为INT1来确认中断源并自动清除标志位然后处理接收到的10个字数据并准备下一次传输可能需要重新填充TXRAM并再次置位TGENA。5.2 DMA通道配置流程选择一个缓冲区作为DMA专用例如选择缓冲区编号BUF_ID_DMA 50。配置该缓冲区在TXRAM中将缓冲区50的CSHOLD位置1如果需要保持片选并将缓冲区模式设置为“挂起直到TXFULL被清除”。配置DMA0CTRLBUFID 50。TXDMA_MAP 映射到DMA控制器的某个物理请求线例如0。TXDMAENA 1。NOBRK 1。ICOUNT 99 (因为传输次数为ICOUNT1100)。ONESHOT 1 (传输完100个字后自动关闭DMA请求)。配置MCU的DMA控制器将DMA通道的源地址设置为你的内存数组目标地址设置为MibSPI的TXRAM中缓冲区50对应的数据寄存器传输计数为100并启用该DMA通道。触发DMA传输通过软件或外部事件触发一次TG传输该TG需包含缓冲区50。一旦序列器开始处理缓冲区50由于NOBRK1它会连续在此缓冲区执行100次传输。同时因为TXDMAENA1且缓冲区模式为等待TXFULL清除MibSPI会在需要新数据时向DMA控制器发出请求DMA则自动将内存数据搬运到TXRAM直至完成100次传输。5.3 常见问题与排查技巧中断不产生检查清单TGENA是否使能TGITENST对应位是否置1TGINTFLG标志位是否被置起可轮询查询中断向量表配置和CPU全局中断是否开启深度排查确认触发事件是否真的发生。对于软件触发检查TRIGEVT和TRIGSRC配置。对于外部触发用示波器检查引脚信号。检查PCURRENT指针是否在移动确认传输确实在执行。DMA传输数据错乱或丢失首要怀疑缓冲区模式未正确配置为“挂起等待”模式。必须确保DMA与SPI序列器同步。检查映射确认RXDMA_MAP/TXDMA_MAP是否与DMA控制器配置的请求线一致且无冲突。NOBRK模式下的禁忌在传输过程中监控COUNT寄存器确保其归零前不要修改NOBRK、DMAENA等配置位。多个TG或DMA通道同时工作时的优先级冲突理解TG的静态优先级TG0最高。高优先级TG会打断低优先级TG除非低优先级TG正处于CSHOLD、LOCK或NOBRK保护中。对于DMA其优先级通常低于TG。一个正在进行的NOBRKDMA传输会阻塞所有其他TG和DMA传输。设计系统时需要根据实时性要求合理安排TG和缓冲区的优先级和使用CSHOLD/NOBRK等特性。使用Tick计数器定时触发不准确计算公式触发周期 (TICKVALUE 1) * SPI_CLK_Period。确保SPICLK时钟源稳定且已使能。TICKVALUE为0时每个SPI时钟周期都会触发这可能过快。如果需要非常精确的定时注意TICKCNT的使能TICKENA和重载RELOAD操作可能引入微小延迟。调试时善用LTGPEND.TG_IN_SERVICE查看当前活跃TG用TGxCTRL.PCURRENT查看传输进度用TGINTFLG和DMAxCTRL.COUNT查看状态标志这些都是定位问题的利器。将这些寄存器值通过调试接口实时打印出来能让你对MibSPI内部状态一目了然。
MibSPI中断与DMA配置详解：实现嵌入式SPI高效通信
发布时间：2026/7/22 12:38:22
1. MibSPI中断与DMA嵌入式高效通信的基石在嵌入式系统尤其是汽车电子和工业控制这类对实时性和效率要求极高的领域SPI串行外设接口是连接传感器、存储器和通信模块的主力。但传统的SPI操作无论是轮询还是简单中断在应对多设备、大数据量、高实时性的场景时CPU常常疲于奔命系统性能遭遇瓶颈。这时像TI Hercules系列MCU中集成的多缓冲串行外设接口MibSPI模块其强大的传输组Transfer Group TG中断和直接内存访问DMA机制就成了工程师手中的“王牌”。它允许你将复杂的SPI通信序列打包成一个个“任务包”TG并让DMA在后台自动搬运数据CPU只需在关键时刻如一组数据收发完成被中断唤醒处理极大解放了算力。今天我们就深入MibSPI的控制寄存器拆解TG中断的精细化管理与DMA通道的高效配置这些正是实现上述高效通信的底层密码。2. 传输组TG中断控制寄存器详解MibSPI的核心思想是将多达128个数据缓冲区Buffer划分为若干个传输组TG最多16个。每个TG可以独立配置触发源、传输内容和行为。与之配套的是一套完整的中断管理系统让CPU能精准感知每个TG的完成或挂起状态。2.1 中断使能设置与清除寄存器TGITENST/TGITENCR中断管理的第一步是“开关”。TGITENST设置和TGITENCR清除寄存器就是为此设计的它们采用“置位-清除”模式这种设计避免了常见的“读-修改-写”操作可能引发的竞态条件在多任务或中断环境中更为安全。TGITENST寄存器用于使能指定TG的中断。其高16位SETINTENRDY[15:0]对应TG0-TG15的“传输完成”中断使能低16位SETINTENSUS[15:0]对应“传输挂起”中断使能。向某一位写1即打开对应TG的对应中断。例如要使能TG2的传输完成中断只需执行TGITENST | (1 18)因为Bit 16对应TG0Bit 17对应TG1以此类推。TGITENCR寄存器则用于禁用中断其位域CLRINTENRDY和CLRINTENSUS与TGITENST一一对应。向某一位写1即关闭对应中断。这种分离的设置和清除寄存器使得开启和关闭中断的操作变得原子化代码意图更清晰。注意这两个寄存器的“读”操作反映的是当前中断使能的状态而“写0”操作被设计为无效。这意味着你不能通过向TGITENST写0来关闭中断反之亦然。这种硬件设计强制开发者使用正确的寄存器进行操作减少了软件错误。2.2 中断优先级与标志位寄存器TGITLVST/TGITLVCR/TGINTFLG使能中断后我们还需要管理中断的优先级和状态。中断优先级设置TGITLVST和TGITLVCR寄存器用于将特定TG的中断分配到两个中断级别INT1或INT0上。通常INT1具有比INT0更高的硬件优先级。SETINTLVLRDY/SUS位写1可将对应中断提升至INT1CLRINTLVLRDY/SUS位写1则将其降级至INT0。这为关键TG如用于安全监控的传感器数据接收分配更高优先级提供了可能确保紧急事件能被优先响应。中断标志位查询与清除TGINTFLG寄存器是中断系统的“状态灯”。其INTFLGRDY和INTFLGSUS位分别指示某个TG的传输完成或挂起事件是否已经发生。这里有一个至关重要的特性中断标志位的置位与中断是否使能无关。只要TG完成或挂起对应标志位就会被硬件自动置1。这为轮询查询工作状态提供了可能即使你关闭了中断。清除标志位有两种方式1直接向TGINTFLG寄存器的对应位写1写1清零W1C2更常见的通过读取中断向量寄存器TGINTVECT0或TGINTVECT1。当CPU响应中断并读取向量寄存器时硬件会自动清除触发此次中断响应的那个特定标志位。这种方式既高效又安全避免了软件手动清除可能导致的遗漏或误清除问题。实操心得在中断服务程序ISR中务必通过读取TGINTVECTx寄存器来获取是哪个TG触发了中断并利用该操作的副作用自动清除标志位。避免直接手动写TGINTFLG除非你在进行非常规的状态管理。同时在初始化时建议先读取一次TGINTFLG并手动写1清除所有可能残留的标志位确保一个干净的中断状态。2.3 定时触发与状态监控寄存器TICKCNT/LTGPEND除了外部引脚触发MibSPI还提供了内部定时触发源——Tick计数器由TICKCNT寄存器控制。TICKENA总开关。使能后计数器开始工作。TICKVALUE计数器的重载值。计数器从该值递减至0产生一个触发信号翻转然后自动重载循环往复。触发频率 SPI时钟源频率 / (TICKVALUE 1)。这是实现固定周期SPI通信如定期读取传感器的关键。CLKCTRL选择Tick计数器的时钟源可以是不同数据格式的SPICLK。RELOAD一个“立即重载”命令位。写1会立即将TICKVALUE的值加载到计数器中但不会触发一次翻转。这在需要同步或重置定时时非常有用。LTGPEND寄存器则是一个实用的调试工具。它的TG_IN_SERVICE字段直接指示了序列器Sequencer当前正在服务哪个TG。当你的系统有多个TG交错触发时这个寄存器能帮你实时观察SPI内核的实际工作流快速定位是哪个TG的配置或触发逻辑出了问题。3. 传输组控制寄存器TGxCTRL深度解析TGxCTRL是每个TG的“大脑”它定义了TG的行为模式。理解每个位的含义是灵活运用MibSPI的关键。3.1 核心使能与触发控制TGENATG总使能。这是TG工作的前提。TRIGSRC选择触发源。从禁用0到内部Tick计数器Fh以及多达14个外部触发源EXT0-EXT13。外部触发源具体映射到哪个MCU引脚或内部外设如HET需要查阅具体的器件数据手册。TRIGEVT定义在触发源上识别何种事件来启动TG。选项丰富0h: 从不触发。1h/2h/3h: 上升沿、下降沿、双边沿触发。适用于事件驱动型通信。5h/6h: 高电平有效、低电平有效。只要电平有效TG就会持续循环传输直到电平失效。注意如果设置了ONESHOT则只传输一次。7h: 总是触发。当TRIGSRC0禁用外部源且TRIGEVT7h时一旦设置TGENATG会立即开始传输。这是实现软件触发的标准方法。3.2 高级行为模式单次、指针复位与优先级ONESHOT单次模式。置1后TG在响应一次有效触发事件并完成整个组传输后会自动将TGENA清零。这确保了主机CPU有足够时间在下次传输前更新缓冲区数据防止数据覆盖是实现“按需传输”的完美配置。PRST指针复位模式。此模式仅对电平触发TRIGEVT5h/6h的TG有意义。当PRST1时如果在一个TG传输过程中新的触发事件到来PCURRENT指针会被重置回PSTARTTG从头开始传输。这意味着新的触发事件拥有比正在进行的传输更高的优先级。这在需要以最新数据覆盖旧传输的场景下有用但需谨慎使用以免导致传输不完整。TGTD这是一个只读状态位指示该TG是否已被触发并正在等待或正在被序列器服务。用于软件查询TG状态。3.3 缓冲区指针与传输优先级规则PSTART设置该TG的起始缓冲区地址。TG的结束地址通常由下一个TG的PSTART-1隐式定义。对于最后一个TG则需要通过LTGPEND寄存器的LPEND字段显式指定。PCURRENT只读指针指向当前正在传输或挂起等待的缓冲区地址。它是调试传输卡住或数据错位问题的重要观察窗口。MibSPI的传输遵循严格的静态优先级规则TG0优先级最高TG15最低。高优先级TG可以抢占低优先级TG的传输。但是存在三个例外情况一旦进入这些状态即使更高优先级的TG就绪也无法打断当正在传输的缓冲区设置了CSHOLD保持片选或LOCK锁定位时传输会持续到下一个非CSHOLD/非LOCK缓冲区完成。当正在传输一个配置了NOBRK非中断块传输的DMA缓冲区时必须完成整个块ICOUNT1次传输。当一个TG的最后一个缓冲区已经被预取后必须完成该缓冲区的传输。这些规则保证了通信时序的完整性和确定性在配置多TG复杂交互时必须牢记。4. DMA通道控制寄存器DMAxCTRL配置实战DMA是解放CPU的终极武器。MibSPI的DMA控制器允许将SPI数据收发与内存搬运直接挂钩。4.1 DMA通道基础配置每个DMA通道最多8个通过DMAxCTRL寄存器独立配置。BUFID这是DMA操作的“锚点”。它指定了用于DMA传输的单个缓冲区索引0-127。所有通过此DMA通道的数据都只与这个特定的缓冲区交互。RXDMAENA/TXDMAENA分别使能接收和发送DMA请求。使能后MibSPI会在适当时机向DMA控制器发出请求。RXDMA_MAP/TXDMA_MAP将MibSPI内部的DMA通道映射到MCU全局DMA控制器的具体物理请求线上。必须确保发送和接收映射的请求线号不同且与其他已用通道不冲突否则会导致DMA请求混乱。ONESHOTDMA通道的单次模式。置1后在完成ICOUNT1次传输后MibSPI会自动清除RXDMAENA和TXDMAENA位停止产生DMA请求。这用于实现定长数据块的自动传输。4.2 同步机制缓冲区模式与DMA的配合这里有一个关键陷阱DMA控制器和MibSPI序列器是异步工作的。如果序列器传输数据的速度快于DMA搬运的速度或者反之就会导致数据丢失或覆盖。解决方案是使用缓冲区的“挂起等待”模式。对于接收DMARXDMAENA应将BUFID指向的缓冲区配置为“挂起直到RXEMPTY被清除”即等待新数据到来。这样只有DMA将旧数据搬走缓冲区变“空”后序列器才会用新数据填充它。对于发送DMATXDMAENA则应配置为“挂起直到TXFULL被清除”即等待旧数据被发送。这样只有DMA将新数据写入缓冲区缓冲区变“满”后序列器才会取走数据发送。这种配置在DMAxCTRL寄存器的描述中被强调是确保DMA与SPI传输同步、数据不丢不重的必要条件。4.3 核心特性非中断块传输NOBRK与传输计数ICOUNT这是实现高效、连续数据块传输的灵魂特性。NOBRK非中断块传输模式。当此位置1时序列器会连续地、不间断地从BUFID指定的缓冲区传输数据次数为ICOUNT1次。在此期间任何其他TG或缓冲区的传输都会被阻塞。这非常适合需要维持片选信号配合CSHOLD进行长数据块传输的场景或者作为SPI从设备时与主设备保持严格同步的块传输。ICOUNT初始传输计数。它定义了块传输的长度实际传输次数 ICOUNT 1。当ONESHOT或NOBRK使能时此字段至关重要。COUNT是只读的当前剩余计数寄存器。严重警告在NOBRK传输进行过程中绝对禁止进行以下操作清除NOBRK位、清除RXDMAENA/TXDMAENA使能位、或将对应缓冲区的模式改为非DMA模式。尝试这些操作会导致不可预测的行为。正确的做法是等待NOBRK传输完成通过中断或查询COUNT为0再修改配置。4.4 扩展计数寄存器DMAxCOUNT与大块数据传输标准的ICOUNT字段只有5位0-31这意味着单次NOBRK或ONESHOT传输最多32个字。对于更长的数据块MibSPI提供了扩展能力。通过设置DMACNTLEN寄存器中的LARGE COUNT位可以使能DMAxCOUNT寄存器。这个32位寄存器的高16位ICOUNTx范围0-65535和低16位COUNTx将传输计数扩展到了16位支持最多65536个字的连续块传输。这对于传输大量数据如图像帧、音频采样块至关重要。寄存器描述中还给出了一个精妙的应用技巧如何利用DMA和TG配合在传输一大块数据例如64字节后只产生一次DMA请求。方法是配置一个TG覆盖这64个缓冲区然后将DMA通道的BUFID指向这个TG的最后一个缓冲区第64个并使能接收DMANOBRK0。这样只有当序列器处理到这最后一个缓冲区时才会触发一次DMA请求。DMA控制器可以借此机会一次性突发读取整个RXRAM区域或写入TXRAM效率极高。5. 从寄存器到代码配置流程与避坑指南理解了寄存器最终要落地为代码。下面以一个典型场景为例配置TG0由软件触发单次传输10个字的数组并在传输完成后产生中断同时配置DMA通道0以NOBRK模式连续发送100个字的数据块。5.1 TG中断配置流程初始化缓冲区在TXRAM和RXRAM中为TG0划分连续的10个缓冲区并填充初始发送数据。配置TG0CTRLPSTART TG0的起始缓冲区地址。TRIGSRC 0 (禁用外部触发)。TRIGEVT 7h (ALWAYS 总是触发)。ONESHOT 1 (单次模式)。TGENA 0 (先不使能)。配置中断向TGITENST写入使能TG0的传输完成中断SETINTENRDY[0]。向TGITLVST写入将TG0中断级别设置为INT1高优先级。清除TGINTFLG中TG0的标志位写1清除。启动传输将TG0CTRL中的TGENA位置1。由于TRIGEVT7hTG会立即开始传输。中断服务程序在TG0的完成中断ISR中读取TGINTVECT1寄存器因为设为INT1来确认中断源并自动清除标志位然后处理接收到的10个字数据并准备下一次传输可能需要重新填充TXRAM并再次置位TGENA。5.2 DMA通道配置流程选择一个缓冲区作为DMA专用例如选择缓冲区编号BUF_ID_DMA 50。配置该缓冲区在TXRAM中将缓冲区50的CSHOLD位置1如果需要保持片选并将缓冲区模式设置为“挂起直到TXFULL被清除”。配置DMA0CTRLBUFID 50。TXDMA_MAP 映射到DMA控制器的某个物理请求线例如0。TXDMAENA 1。NOBRK 1。ICOUNT 99 (因为传输次数为ICOUNT1100)。ONESHOT 1 (传输完100个字后自动关闭DMA请求)。配置MCU的DMA控制器将DMA通道的源地址设置为你的内存数组目标地址设置为MibSPI的TXRAM中缓冲区50对应的数据寄存器传输计数为100并启用该DMA通道。触发DMA传输通过软件或外部事件触发一次TG传输该TG需包含缓冲区50。一旦序列器开始处理缓冲区50由于NOBRK1它会连续在此缓冲区执行100次传输。同时因为TXDMAENA1且缓冲区模式为等待TXFULL清除MibSPI会在需要新数据时向DMA控制器发出请求DMA则自动将内存数据搬运到TXRAM直至完成100次传输。5.3 常见问题与排查技巧中断不产生检查清单TGENA是否使能TGITENST对应位是否置1TGINTFLG标志位是否被置起可轮询查询中断向量表配置和CPU全局中断是否开启深度排查确认触发事件是否真的发生。对于软件触发检查TRIGEVT和TRIGSRC配置。对于外部触发用示波器检查引脚信号。检查PCURRENT指针是否在移动确认传输确实在执行。DMA传输数据错乱或丢失首要怀疑缓冲区模式未正确配置为“挂起等待”模式。必须确保DMA与SPI序列器同步。检查映射确认RXDMA_MAP/TXDMA_MAP是否与DMA控制器配置的请求线一致且无冲突。NOBRK模式下的禁忌在传输过程中监控COUNT寄存器确保其归零前不要修改NOBRK、DMAENA等配置位。多个TG或DMA通道同时工作时的优先级冲突理解TG的静态优先级TG0最高。高优先级TG会打断低优先级TG除非低优先级TG正处于CSHOLD、LOCK或NOBRK保护中。对于DMA其优先级通常低于TG。一个正在进行的NOBRKDMA传输会阻塞所有其他TG和DMA传输。设计系统时需要根据实时性要求合理安排TG和缓冲区的优先级和使用CSHOLD/NOBRK等特性。使用Tick计数器定时触发不准确计算公式触发周期 (TICKVALUE 1) * SPI_CLK_Period。确保SPICLK时钟源稳定且已使能。TICKVALUE为0时每个SPI时钟周期都会触发这可能过快。如果需要非常精确的定时注意TICKCNT的使能TICKENA和重载RELOAD操作可能引入微小延迟。调试时善用LTGPEND.TG_IN_SERVICE查看当前活跃TG用TGxCTRL.PCURRENT查看传输进度用TGINTFLG和DMAxCTRL.COUNT查看状态标志这些都是定位问题的利器。将这些寄存器值通过调试接口实时打印出来能让你对MibSPI内部状态一目了然。
