1. 项目概述在电机控制、数字电源这类对实时性和可靠性要求极高的嵌入式系统中电流采样的精度与速度直接决定了整个系统的性能上限和安全底线。传统的逐次逼近型ADC虽然速度不慢但在高噪声的功率变换环境中其精度和抗干扰能力往往捉襟见肘。这时基于Sigma-Delta调制技术的SDFM模块就成了一个关键角色。它本质上是一个“异步采样同步处理”的高手前端的Σ-Δ调制器以极高的频率通常是MHz级别将模拟信号转换为1位比特流后端的数字抽取滤波器则负责将这个高速但粗糙的比特流“提炼”成我们需要的、高分辨率的低速数字信号。然而仅仅把信号采准了还不够。在电机控制中我们通常需要将电流采样与PWM的开关周期严格对齐以确保每个控制周期计算用的电流值都对应着同一个开关状态避免因采样时刻的相位偏差引入控制误差甚至导致振荡。这就是SDSYNC滤波器同步事件的核心价值——它像一根指挥棒让SDFM的数据就绪时刻与PWM的节奏同步。另一方面系统必须能对过流、欠压等危险状况做出“本能反应”在微秒级内切断PWM输出这远快于CPU的中断响应。这就需要依赖SDFM内置的比较器单元和中断系统它们能在硬件层面直接比较、决策并触发保护动作。因此理解并正确配置SDFM的同步与中断不是简单的寄存器配置练习而是构建一个既“聪明”高精度控制又“敏捷”快速保护的实时控制系统的基石。本文将结合TI AM263P等主流实时控制MCU的SDFM模块深入拆解SDSYNC的时序约束、比较器与数字滤波器的配置陷阱以及中断系统的联动逻辑分享从理论到实战的完整配置心得与避坑指南。2. SDFM核心架构与同步机制深度解析要玩转SDFM的同步与中断必须先对其内部的工作流有一个清晰的画像。我们可以把SDFM的一个通道想象成一个拥有两条并行流水线的精密工厂。第一条流水线是“数据通路”负责高精度测量。它从Σ-Δ调制器如AMC1306接收高速比特流SD-Dx经过一个可配置的Sinc滤波器主数据滤波器进行抽取和滤波。这个滤波器的过采样率DOSR决定了最终输出的数据速率和分辨率。例如一个Sinc3滤波器配合DOSR256能提供极高的噪声抑制能力但输出数据率会降低延迟Latency也会增加。处理后的高精度数据被存入一个16级的FIFO等待CPU读取或用于控制算法。第二条流水线是“监控与保护通路”负责快速反应。它使用另一个独立的Sinc滤波器比较器滤波器通常配置为更低的过采样率COSR以实现更快的响应速度。这个滤波器的输出会实时与用户预设的高阈值HLT和低阈值LLT进行比较。一旦超标立即生成事件COMPHx/COMPLx这个事件可以通过XBAR直接送到PWM的Trip输入端实现“硬件杀车”也可以在触发CPU中断进行更复杂的故障处理。而SDSYNC事件就是协调这两条流水线并使其与外部PWM世界同步的关键信号。它通常由ePWM模块在特定时刻如计数器为零或周期匹配时产生。当SDFM收到SDSYNC脉冲后会复位其内部滤波器的抽取状态确保下一个滤波结果的起始边界与PWM周期对齐。这就好比在工厂的装配线上打下一个标记保证每个生产节拍产出的“产品”电流采样值都能对应到正确的“时间窗口”PWM周期。关键约束SDSYNC的“单脉冲”原则技术手册中特别强调每个PWM周期内必须确保只产生一个SDSYNC事件。在使用PWM递增或递减计数模式时这很容易保证。但在递增-递减计数模式下PWM计数器会先增后减在一个周期内会两次经过产生同步事件的点例如0点。如果不加处理就会在一个PWM周期内产生两个SDSYNC脉冲。这将彻底扰乱SDFM的时序导致滤波器同步状态机混乱采样时刻完全错乱。解决方法是利用PWM模块的同步输出逻辑确保只在计数器递增到周期值或递减到0时根据具体需求选择其一产生一次同步信号。3. 比较器滤波器与数字滤波器的实战配置比较器单元是SDFM的保护机制核心其配置的合理性直接关系到系统保护的可靠性与抗干扰能力。它并非简单地比较一个“原始值”而是包含了一个可配置的Sinc滤波器用于信号调理和一个可选的数字滤波器用于抗干扰。3.1 比较器Sinc滤波器的配置与延迟计算比较器滤波器同样支持Sinc1, Sinc2, Sinc3, SincFast等类型其过采样率COSR独立于主数据滤波器。选择的原则是在响应速度和噪声抑制之间取得平衡。例如在需要极快速过流保护的场合可能会选择Sinc1或SincFast配合较低的COSR如8或16而在需要对噪声较大的电压信号进行阈值监控时则可能选择Sinc2或Sinc3配合较高的COSR。这里有一个至关重要的启动陷阱由于Sinc滤波器的固有结构在滤波器首次启用、禁用后重新启用、或在运行中动态重配置后输出的前几个样本是无效的。具体无效样本数量取决于滤波器类型Sinc1: 无无效样本。Sinc2: 第1个样本无效。Sinc3/SincFast: 前2个样本无效。如果在这个“无效样本”窗口内就使能比较器中断CMPxH/CMPLx极有可能因为错误的采样值触发误保护导致系统无故停机。因此技术手册明确要求必须在配置比较器滤波器后等待一段足够的“建立时间”才能开启比较器中断。这段建立时间的计算公式为比较器滤波器延迟 5个SDFM时钟周期。 比较器滤波器的延迟Latency可以通过公式计算。对于SincN型滤波器其延迟通常为(N * COSR) / f_sdm_clk。例如对于一个配置为Sinc2、COSR16、SDFM输入时钟为10MHz的滤波器其延迟为(2 * 16) / 10MHz 3.2μs。再加上5个时钟周期0.5μs总的建立时间至少需要3.7μs。在实际编程中我们通常会通过一个简单的延时循环或利用PWM周期计数器来确保这段时间过去。3.2 数字滤波器消除误触发的硬件“去抖”器比较器输出的COMPHx/COMPLx事件是“生硬”的任何一次瞬时的噪声毛刺都可能导致其翻转从而引发误保护。SDFM内置的数字滤波器就是一个硬件“去抖”电路专门用于滤除这类干扰。它的工作原理基于一个可配置深度的采样窗口FIFO。假设我们设置窗口大小SAMPWIN 7即窗口内有8个样本阈值THRESH 6。数字滤波器会持续监测输入事件COMPHx在这个窗口内的状态。如果当前输出为0当窗口内“1”事件有效的个数达到或超过6个时输出才翻转为1。如果当前输出为1当窗口内“0”事件无效的个数达到或超过6个时输出才翻转为0。如果“1”或“0”的个数达不到阈值输出则保持不变。这确保了只有持续一段时间由窗口大小和采样时钟预分频CLKPRESCALE决定的稳定事件信号才能最终传递出去。THRESH必须大于SAMPWIN/2这是为了防止在窗口内“1”和“0”数量相等时输出发生振荡。配置数字滤波器的一个关键步骤是初始化其内部FIFO。在设置好SAMPWIN、THRESH、CLKPRESCALE参数后必须将控制寄存器中的FILINIT位置1。这个操作会将FIFO窗口内的所有样本初始化为一个已知状态通常为0防止上电或配置后残留的随机数据导致立即误触发。一个重要的行为差异当选择数字滤波器路径时其输出到事件标志位SDIFLG.FLTx_FLG_CEVTx的路径上有一个上升沿检测逻辑。这意味着即使数字滤波器输出持续为高事件标志也只在从0到1的跳变沿被置位一次。如果软件清除了该标志在滤波器输出保持高电平期间标志位不会再次被置位。然而直接输出到XBAR的CEVETxOUT事件或者选择原始比较器输出路径时则没有这个限制会持续反映当前状态。这个细节在设计故障锁存或周期性检查的逻辑时需要特别注意。4. 中断系统配置与联动逻辑全解SDFM的中断系统是其与CPU协同工作的神经枢纽分为两大类错误中断SDy_ERR和数据就绪中断SDy_DRINTx。每一类中断都有复杂的使能链和标志管理逻辑。4.1 错误中断SDy_ERR系统的安全哨兵SDy_ERR是一个聚合中断任何通道的多种故障事件都可能触发它。其使能逻辑是一个多级“与门”全局主中断使能SDCTL.MIE必须置1。这是总开关。具体事件中断使能需要为特定事件单独使能。比较器事件1/2需设置SDCPARMx.EN_CEVT1或EN_CEVT2 1。调制器失效需设置SDCPARMx.MFIE 1。FIFO溢出需先使能FIFO (SDFIFOCTLx.FFEN1)再使能其溢出中断 (SDFIFOCTLx.OVFIEN1)。事件源选择对于比较器事件还需要通过SDCPARMx.CEVT1SEL和CEVT2SEL寄存器选择哪些具体的比较器输出COMPH1, COMPL1, COMPH2, COMPL2可以触发CEVT1和CEVT2事件。当事件发生时对应的标志位如SDIFLG.FLTx_FLG_CEVT1,SDIFLG.MFx会被硬件置位。清除这些标志需要满足两个条件一是软件向SDIFLGCLR寄存器中对应的位写1二是触发该标志的硬件事件源已经变为无效状态例如过流状态已消失。如果事件源持续有效即使软件清除了标志它也会立即被重新置起。这种设计防止了软件在故障未消除时盲目清除标志而忽略持续存在的危险。4.2 数据就绪中断SDy_DRINTx高效的数据搬运工SDy_DRINTx是每个数据通道独立的中断用于通知CPU有新数据可供读取。它有两种触发模式通过SDFIFOCTLx.DRINTSEL位选择模式0AFx触发每当主数据滤波器完成一次数据转换就会产生AFxAcknowledge Flag事件。如果使能了该通道的数据确认中断SDDFPARMx.AE 1且DRINTSEL0则AFx事件会触发SDy_DRINTx中断。这种模式适合需要处理每一个数据样本的场景但中断频率高CPU负担重。模式1FIFO中断触发这是更常用、更高效的模式。当使能FIFO (FFEN1) 和FIFO中断 (FFIEN1)并设置DRINTSEL1时中断将由FIFO数据就绪事件SDFFINTx触发。SDFFINTx事件产生的条件是FIFO状态计数器SDFIFOCTLx.SDFFST的值大于或等于FIFO中断水平位SDFIFOCTLx.SDFFIL的设置值。例如设置SDFFIL 8那么当FIFO中积累的数据达到或超过8个时才产生一次中断。CPU可以在中断服务程序中一次性读取多个数据大大降低了中断频率提升了系统效率。SDFFIL可以动态调整用于实现不同深度的“水印”告警。4.3 中断服务程序ISR编写要点在ISR中标准的处理流程如下判断中断源读取SDIFLG寄存器确定是哪个通道、哪种事件触发了中断。处理事件如果是数据就绪中断则从SDFIFOx寄存器中读取相应数量的数据。如果是比较器错误中断应立即读取SDCDATAx寄存器确认当前比较器值并执行保护动作如通过软件强制PWM输出高阻态同时通过XBAR配置确保硬件Trip也已生效。如果是调制器失效或FIFO溢出需要进行错误恢复或系统复位。清除中断标志向SDIFLGCLR寄存器中对应的位写1以清除SDIFLG中的标志位。务必在ISR返回前完成此操作。可选清除PIE组应答位如果使用了TI的PIE中断控制器还需要清除对应PIE组的应答位以允许该组后续中断的进入。5. 与PWM及XBAR的联动配置实战SDFM的强大之处在于它能与PWM模块、XBAR交叉开关无缝联动构建纯硬件的快速保护路径。5.1 通过XBAR实现硬件Trip路径这是实现纳秒级保护的关键。以过流保护为例配置步骤如下在SDFM中配置比较器设置合适的阈值HLT1使能比较器并选择其输出事件如COMPH1作为CEVT1的来源。配置PWMXBAR将SDFM产生的CEVT1OUT或CEVT2OUT事件路由到目标PWM模块的Trip输入引脚。例如将PWMXBAR.Out0的来源选择为SDFM1_CEVT1OUT并将其目的地指向EPWM1.TripInput.1。配置ePWM的Trip子模块在对应的ePWM模块中使能该Trip输入例如TZ1并配置其动作Cycle-by-Cycle或One-Shot例如设置为“强制所有PWM输出为高阻态Hi-Z”。这样当电流超过阈值时SDFM比较器在几个微秒内输出事件该事件通过XBAR直接送达PWM的Trip端PWM硬件在几十个纳秒内即可关闭驱动完全无需CPU干预。这条路径的延迟极短是保护功率器件的生命线。5.2 同步采样与PWM的相位对齐为了实现同步采样需要配置ePWM模块在特定的时刻产生SDSYNC脉冲。选择同步源在ePWM的时基子模块TB中配置TBPHS和TBCTR的同步输出逻辑。通常我们选择在TB计数器等于0CTR0或等于周期值CTRTBPRD时产生同步脉冲。输出同步信号通过ePWM的同步输出链将内部产生的同步事件输出到EPWMSYNCOUT信号上。路由至SDFM通过PWMSYNCOUTXBAR和INPUTXBAR将EPWMSYNCOUTx信号路由到SDFM模块的SDSYNC输入引脚。这可能需要多级XBAR配置。配置SDFM同步在SDFM模块中使能对应滤波器的同步功能设置SDCTL.SYNCSEL等寄存器并选择正确的同步源。一个高级技巧是在多相电机控制中可以利用多个ePWM模块产生相位互差一定角度的SDSYNC信号分别触发不同SDFM通道的采样从而实现对各相电流的错相采样均衡CPU的中断处理负载。6. 常见问题排查与调试技巧实录在实际调试中SDFM的同步与中断配置容易遇到一些隐蔽的问题。以下是我总结的常见故障排查清单现象可能原因排查步骤与解决方案SDFM完全无数据输出或数据不变1. 调制器时钟SD-Cx未连接或频率异常。2. SDFM模块时钟未使能。3. 滤波器未使能或配置后未等待稳定。1. 用示波器测量SD-Cx引脚是否有时钟信号频率是否与配置匹配。2. 检查MCU的时钟树配置确认SDFM所在外设总线时钟如CPCLK已开启。3. 检查SDCTL和SDCPARMx/SDDFPARMx中的使能位。配置滤波器后延迟至少1个数据输出周期再读取数据。数据就绪中断DRINTx无法触发1. 中断使能链未完整配置。2. FIFO模式下水位SDFFIL设置过高。3. 中断控制器如PIE未正确配置。1. 逐级检查滤波器使能 - FIFO使能(FFEN) - FIFO中断使能(FFIEN) - 主中断使能(MIE) - PIE使能 - CPU全局中断使能。2. 尝试将SDFFIL设为1看是否每个数据都产生中断。3. 在中断服务程序中设置断点并检查PIE相关标志位。比较器中断误触发频繁进入保护1. 比较器滤波器使能后未等待“无效样本”窗口过去就开启了中断。2. 阈值设置不合理过于接近正常工作点。3. 数字滤波器未配置或参数不当无法滤除噪声。1.务必在配置比较器后延迟滤波器延迟5个SDFM时钟周期再使能CMPxHIE/CMPxLIE。2. 根据理论计算和实际测量留出足够的裕量。例如过流保护点设为额定电流的1.5倍以上。3. 启用数字滤波器合理设置SAMPWIN和THRESH。用示波器观察比较器输入信号确认噪声在可接受范围。硬件Trip路径不生效1. XBAR路由配置错误。2. ePWM的Trip子模块未使能或动作配置错误。3. SDFM比较器事件未正确产生或输出。1. 使用寄存器查看工具双重检查PWMXBAR的输入选择和输出映射寄存器。2. 检查ePWM的TZSEL、TZCTL寄存器确保Trip输入源和动作已配置。3. 可以先将SDFM比较器事件配置为触发CPU中断验证事件本身能正常产生。然后再切换到XBAR路径。采样数据与PWM周期不同步1. SDSYNC信号未正确产生或路由。2. SDFM同步源选择错误。3. PWM工作在Up-Down模式且产生了两个SDSYNC。1. 用示波器同时测量PWM的同步输出引脚和SDFM的SDSYNC输入引脚确认信号连通且时序正确。2. 检查SDFM的SDCTL.SYNCSEL等寄存器确保选择了正确的同步输入源。3.重点检查如果PWM为Up-Down模式确认SDSYNC只在计数器归零时产生一次而不是在归零和周期匹配时各产生一次。调试心得在项目初期建议采用“分步验证”法。先屏蔽所有中断和硬件Trip专注于让SDFM能稳定输出正确的数据。可以通过轮询方式读取FIFO数据并打印出来与已知的模拟输入对比。数据正确后再使能数据就绪中断验证中断响应和数据处理流程。接着配置比较器先连接到CPU中断在软件中打印报警信息验证阈值比较功能。最后再打通XBAR到PWM的硬件Trip路径并用一个可控制的过流信号进行实际保护测试。每一步都稳扎稳打能极大降低整体调试的复杂度。7. 理论计算与实际参数选择指南理解SDFM输出数据的理论计算对于校准和验证系统至关重要。技术手册提供了从模拟输入电压到最终数字输出的完整计算公式链。第一步计算比特流中‘1’的密度这取决于Σ-Δ调制器的输入电压和其最大差分输入范围Vclipping。例如使用AMC1306x25调制器其Vclipping ±320mV。若输入电压AINP - AINN 100mV则密度 (100mV 320mV) / (2 * 320mV) 0.65625。这个值代表了调制器输出比特流中高电平的比例。第二步计算比较器滤波器输出比较器滤波器的最大输出值取决于其类型Sinc1/2/3/Fast和COSR。例如Sinc3滤波器在COSR32时其最大输出值为32,768查表可得。那么对于上述输入理论比较器输出值 0.65625 * 32768 ≈ 21504。这个值将用于与HLT/LLT阈值寄存器进行比较。第三步计算主数据滤波器输出主数据滤波器的计算类似但使用其自身的DOSR。对于Sinc3DOSR100时最大输出值为100^3 1,000,000。则32位输出值 (100mV / 320mV) * 1,000,000 ≈ 312,500。如果配置为16位输出模式通常还需要根据滤波器和OSR进行右移。例如Sinc3在DOSR100时可能需要右移5位最终16位输出值 312,500 5 9765。参数选择经验数据滤波器DOSR选择在电机FOC控制中电流环带宽通常在几百Hz到几kHz。数据输出率应至少是电流环带宽的10倍以上奈奎斯特采样定理同时考虑控制周期。例如20kHz开关频率控制周期50μs。若选择Sinc3滤波器其延迟为3 * DOSR / f_sdm_clk。为了在下一个PWM周期前得到数据延迟必须小于50μs。假设f_sdm_clk10MHz则DOSR (50μs * 10MHz) / 3 ≈ 166。在满足延迟要求下选择最大的DOSR以获得最佳精度例如DOSR128或100。比较器滤波器COSR选择过流保护要求响应速度极快。假设要求保护响应时间小于5μs。对于Sinc1滤波器延迟 1 * COSR / f_sdm_clk。则COSR 5μs * 10MHz 50。可选择COSR32在速度和噪声抑制间取得平衡。同时根据理论输出公式和设定的硬件保护点如50A对应电压反推出对应的数字阈值填入HLT寄存器。数字滤波器参数选择用于滤除可能持续数微秒的开关噪声毛刺。假设开关噪声脉冲宽度不超过1μs系统时钟SYSCLK200MHz。设置CLKPRESCALE200则数字滤波器采样周期为1μs。设置SAMPWIN34个样本窗口THRESH3。这样只有持续超过3μs3个采样周期的事件才会被确认能有效滤除1μs的毛刺同时对真实的过流信号通常持续数十微秒以上响应迅速。
SDFM同步与中断配置：实现电机控制高精度采样与快速保护
发布时间：2026/7/21 20:36:39
1. 项目概述在电机控制、数字电源这类对实时性和可靠性要求极高的嵌入式系统中电流采样的精度与速度直接决定了整个系统的性能上限和安全底线。传统的逐次逼近型ADC虽然速度不慢但在高噪声的功率变换环境中其精度和抗干扰能力往往捉襟见肘。这时基于Sigma-Delta调制技术的SDFM模块就成了一个关键角色。它本质上是一个“异步采样同步处理”的高手前端的Σ-Δ调制器以极高的频率通常是MHz级别将模拟信号转换为1位比特流后端的数字抽取滤波器则负责将这个高速但粗糙的比特流“提炼”成我们需要的、高分辨率的低速数字信号。然而仅仅把信号采准了还不够。在电机控制中我们通常需要将电流采样与PWM的开关周期严格对齐以确保每个控制周期计算用的电流值都对应着同一个开关状态避免因采样时刻的相位偏差引入控制误差甚至导致振荡。这就是SDSYNC滤波器同步事件的核心价值——它像一根指挥棒让SDFM的数据就绪时刻与PWM的节奏同步。另一方面系统必须能对过流、欠压等危险状况做出“本能反应”在微秒级内切断PWM输出这远快于CPU的中断响应。这就需要依赖SDFM内置的比较器单元和中断系统它们能在硬件层面直接比较、决策并触发保护动作。因此理解并正确配置SDFM的同步与中断不是简单的寄存器配置练习而是构建一个既“聪明”高精度控制又“敏捷”快速保护的实时控制系统的基石。本文将结合TI AM263P等主流实时控制MCU的SDFM模块深入拆解SDSYNC的时序约束、比较器与数字滤波器的配置陷阱以及中断系统的联动逻辑分享从理论到实战的完整配置心得与避坑指南。2. SDFM核心架构与同步机制深度解析要玩转SDFM的同步与中断必须先对其内部的工作流有一个清晰的画像。我们可以把SDFM的一个通道想象成一个拥有两条并行流水线的精密工厂。第一条流水线是“数据通路”负责高精度测量。它从Σ-Δ调制器如AMC1306接收高速比特流SD-Dx经过一个可配置的Sinc滤波器主数据滤波器进行抽取和滤波。这个滤波器的过采样率DOSR决定了最终输出的数据速率和分辨率。例如一个Sinc3滤波器配合DOSR256能提供极高的噪声抑制能力但输出数据率会降低延迟Latency也会增加。处理后的高精度数据被存入一个16级的FIFO等待CPU读取或用于控制算法。第二条流水线是“监控与保护通路”负责快速反应。它使用另一个独立的Sinc滤波器比较器滤波器通常配置为更低的过采样率COSR以实现更快的响应速度。这个滤波器的输出会实时与用户预设的高阈值HLT和低阈值LLT进行比较。一旦超标立即生成事件COMPHx/COMPLx这个事件可以通过XBAR直接送到PWM的Trip输入端实现“硬件杀车”也可以在触发CPU中断进行更复杂的故障处理。而SDSYNC事件就是协调这两条流水线并使其与外部PWM世界同步的关键信号。它通常由ePWM模块在特定时刻如计数器为零或周期匹配时产生。当SDFM收到SDSYNC脉冲后会复位其内部滤波器的抽取状态确保下一个滤波结果的起始边界与PWM周期对齐。这就好比在工厂的装配线上打下一个标记保证每个生产节拍产出的“产品”电流采样值都能对应到正确的“时间窗口”PWM周期。关键约束SDSYNC的“单脉冲”原则技术手册中特别强调每个PWM周期内必须确保只产生一个SDSYNC事件。在使用PWM递增或递减计数模式时这很容易保证。但在递增-递减计数模式下PWM计数器会先增后减在一个周期内会两次经过产生同步事件的点例如0点。如果不加处理就会在一个PWM周期内产生两个SDSYNC脉冲。这将彻底扰乱SDFM的时序导致滤波器同步状态机混乱采样时刻完全错乱。解决方法是利用PWM模块的同步输出逻辑确保只在计数器递增到周期值或递减到0时根据具体需求选择其一产生一次同步信号。3. 比较器滤波器与数字滤波器的实战配置比较器单元是SDFM的保护机制核心其配置的合理性直接关系到系统保护的可靠性与抗干扰能力。它并非简单地比较一个“原始值”而是包含了一个可配置的Sinc滤波器用于信号调理和一个可选的数字滤波器用于抗干扰。3.1 比较器Sinc滤波器的配置与延迟计算比较器滤波器同样支持Sinc1, Sinc2, Sinc3, SincFast等类型其过采样率COSR独立于主数据滤波器。选择的原则是在响应速度和噪声抑制之间取得平衡。例如在需要极快速过流保护的场合可能会选择Sinc1或SincFast配合较低的COSR如8或16而在需要对噪声较大的电压信号进行阈值监控时则可能选择Sinc2或Sinc3配合较高的COSR。这里有一个至关重要的启动陷阱由于Sinc滤波器的固有结构在滤波器首次启用、禁用后重新启用、或在运行中动态重配置后输出的前几个样本是无效的。具体无效样本数量取决于滤波器类型Sinc1: 无无效样本。Sinc2: 第1个样本无效。Sinc3/SincFast: 前2个样本无效。如果在这个“无效样本”窗口内就使能比较器中断CMPxH/CMPLx极有可能因为错误的采样值触发误保护导致系统无故停机。因此技术手册明确要求必须在配置比较器滤波器后等待一段足够的“建立时间”才能开启比较器中断。这段建立时间的计算公式为比较器滤波器延迟 5个SDFM时钟周期。 比较器滤波器的延迟Latency可以通过公式计算。对于SincN型滤波器其延迟通常为(N * COSR) / f_sdm_clk。例如对于一个配置为Sinc2、COSR16、SDFM输入时钟为10MHz的滤波器其延迟为(2 * 16) / 10MHz 3.2μs。再加上5个时钟周期0.5μs总的建立时间至少需要3.7μs。在实际编程中我们通常会通过一个简单的延时循环或利用PWM周期计数器来确保这段时间过去。3.2 数字滤波器消除误触发的硬件“去抖”器比较器输出的COMPHx/COMPLx事件是“生硬”的任何一次瞬时的噪声毛刺都可能导致其翻转从而引发误保护。SDFM内置的数字滤波器就是一个硬件“去抖”电路专门用于滤除这类干扰。它的工作原理基于一个可配置深度的采样窗口FIFO。假设我们设置窗口大小SAMPWIN 7即窗口内有8个样本阈值THRESH 6。数字滤波器会持续监测输入事件COMPHx在这个窗口内的状态。如果当前输出为0当窗口内“1”事件有效的个数达到或超过6个时输出才翻转为1。如果当前输出为1当窗口内“0”事件无效的个数达到或超过6个时输出才翻转为0。如果“1”或“0”的个数达不到阈值输出则保持不变。这确保了只有持续一段时间由窗口大小和采样时钟预分频CLKPRESCALE决定的稳定事件信号才能最终传递出去。THRESH必须大于SAMPWIN/2这是为了防止在窗口内“1”和“0”数量相等时输出发生振荡。配置数字滤波器的一个关键步骤是初始化其内部FIFO。在设置好SAMPWIN、THRESH、CLKPRESCALE参数后必须将控制寄存器中的FILINIT位置1。这个操作会将FIFO窗口内的所有样本初始化为一个已知状态通常为0防止上电或配置后残留的随机数据导致立即误触发。一个重要的行为差异当选择数字滤波器路径时其输出到事件标志位SDIFLG.FLTx_FLG_CEVTx的路径上有一个上升沿检测逻辑。这意味着即使数字滤波器输出持续为高事件标志也只在从0到1的跳变沿被置位一次。如果软件清除了该标志在滤波器输出保持高电平期间标志位不会再次被置位。然而直接输出到XBAR的CEVETxOUT事件或者选择原始比较器输出路径时则没有这个限制会持续反映当前状态。这个细节在设计故障锁存或周期性检查的逻辑时需要特别注意。4. 中断系统配置与联动逻辑全解SDFM的中断系统是其与CPU协同工作的神经枢纽分为两大类错误中断SDy_ERR和数据就绪中断SDy_DRINTx。每一类中断都有复杂的使能链和标志管理逻辑。4.1 错误中断SDy_ERR系统的安全哨兵SDy_ERR是一个聚合中断任何通道的多种故障事件都可能触发它。其使能逻辑是一个多级“与门”全局主中断使能SDCTL.MIE必须置1。这是总开关。具体事件中断使能需要为特定事件单独使能。比较器事件1/2需设置SDCPARMx.EN_CEVT1或EN_CEVT2 1。调制器失效需设置SDCPARMx.MFIE 1。FIFO溢出需先使能FIFO (SDFIFOCTLx.FFEN1)再使能其溢出中断 (SDFIFOCTLx.OVFIEN1)。事件源选择对于比较器事件还需要通过SDCPARMx.CEVT1SEL和CEVT2SEL寄存器选择哪些具体的比较器输出COMPH1, COMPL1, COMPH2, COMPL2可以触发CEVT1和CEVT2事件。当事件发生时对应的标志位如SDIFLG.FLTx_FLG_CEVT1,SDIFLG.MFx会被硬件置位。清除这些标志需要满足两个条件一是软件向SDIFLGCLR寄存器中对应的位写1二是触发该标志的硬件事件源已经变为无效状态例如过流状态已消失。如果事件源持续有效即使软件清除了标志它也会立即被重新置起。这种设计防止了软件在故障未消除时盲目清除标志而忽略持续存在的危险。4.2 数据就绪中断SDy_DRINTx高效的数据搬运工SDy_DRINTx是每个数据通道独立的中断用于通知CPU有新数据可供读取。它有两种触发模式通过SDFIFOCTLx.DRINTSEL位选择模式0AFx触发每当主数据滤波器完成一次数据转换就会产生AFxAcknowledge Flag事件。如果使能了该通道的数据确认中断SDDFPARMx.AE 1且DRINTSEL0则AFx事件会触发SDy_DRINTx中断。这种模式适合需要处理每一个数据样本的场景但中断频率高CPU负担重。模式1FIFO中断触发这是更常用、更高效的模式。当使能FIFO (FFEN1) 和FIFO中断 (FFIEN1)并设置DRINTSEL1时中断将由FIFO数据就绪事件SDFFINTx触发。SDFFINTx事件产生的条件是FIFO状态计数器SDFIFOCTLx.SDFFST的值大于或等于FIFO中断水平位SDFIFOCTLx.SDFFIL的设置值。例如设置SDFFIL 8那么当FIFO中积累的数据达到或超过8个时才产生一次中断。CPU可以在中断服务程序中一次性读取多个数据大大降低了中断频率提升了系统效率。SDFFIL可以动态调整用于实现不同深度的“水印”告警。4.3 中断服务程序ISR编写要点在ISR中标准的处理流程如下判断中断源读取SDIFLG寄存器确定是哪个通道、哪种事件触发了中断。处理事件如果是数据就绪中断则从SDFIFOx寄存器中读取相应数量的数据。如果是比较器错误中断应立即读取SDCDATAx寄存器确认当前比较器值并执行保护动作如通过软件强制PWM输出高阻态同时通过XBAR配置确保硬件Trip也已生效。如果是调制器失效或FIFO溢出需要进行错误恢复或系统复位。清除中断标志向SDIFLGCLR寄存器中对应的位写1以清除SDIFLG中的标志位。务必在ISR返回前完成此操作。可选清除PIE组应答位如果使用了TI的PIE中断控制器还需要清除对应PIE组的应答位以允许该组后续中断的进入。5. 与PWM及XBAR的联动配置实战SDFM的强大之处在于它能与PWM模块、XBAR交叉开关无缝联动构建纯硬件的快速保护路径。5.1 通过XBAR实现硬件Trip路径这是实现纳秒级保护的关键。以过流保护为例配置步骤如下在SDFM中配置比较器设置合适的阈值HLT1使能比较器并选择其输出事件如COMPH1作为CEVT1的来源。配置PWMXBAR将SDFM产生的CEVT1OUT或CEVT2OUT事件路由到目标PWM模块的Trip输入引脚。例如将PWMXBAR.Out0的来源选择为SDFM1_CEVT1OUT并将其目的地指向EPWM1.TripInput.1。配置ePWM的Trip子模块在对应的ePWM模块中使能该Trip输入例如TZ1并配置其动作Cycle-by-Cycle或One-Shot例如设置为“强制所有PWM输出为高阻态Hi-Z”。这样当电流超过阈值时SDFM比较器在几个微秒内输出事件该事件通过XBAR直接送达PWM的Trip端PWM硬件在几十个纳秒内即可关闭驱动完全无需CPU干预。这条路径的延迟极短是保护功率器件的生命线。5.2 同步采样与PWM的相位对齐为了实现同步采样需要配置ePWM模块在特定的时刻产生SDSYNC脉冲。选择同步源在ePWM的时基子模块TB中配置TBPHS和TBCTR的同步输出逻辑。通常我们选择在TB计数器等于0CTR0或等于周期值CTRTBPRD时产生同步脉冲。输出同步信号通过ePWM的同步输出链将内部产生的同步事件输出到EPWMSYNCOUT信号上。路由至SDFM通过PWMSYNCOUTXBAR和INPUTXBAR将EPWMSYNCOUTx信号路由到SDFM模块的SDSYNC输入引脚。这可能需要多级XBAR配置。配置SDFM同步在SDFM模块中使能对应滤波器的同步功能设置SDCTL.SYNCSEL等寄存器并选择正确的同步源。一个高级技巧是在多相电机控制中可以利用多个ePWM模块产生相位互差一定角度的SDSYNC信号分别触发不同SDFM通道的采样从而实现对各相电流的错相采样均衡CPU的中断处理负载。6. 常见问题排查与调试技巧实录在实际调试中SDFM的同步与中断配置容易遇到一些隐蔽的问题。以下是我总结的常见故障排查清单现象可能原因排查步骤与解决方案SDFM完全无数据输出或数据不变1. 调制器时钟SD-Cx未连接或频率异常。2. SDFM模块时钟未使能。3. 滤波器未使能或配置后未等待稳定。1. 用示波器测量SD-Cx引脚是否有时钟信号频率是否与配置匹配。2. 检查MCU的时钟树配置确认SDFM所在外设总线时钟如CPCLK已开启。3. 检查SDCTL和SDCPARMx/SDDFPARMx中的使能位。配置滤波器后延迟至少1个数据输出周期再读取数据。数据就绪中断DRINTx无法触发1. 中断使能链未完整配置。2. FIFO模式下水位SDFFIL设置过高。3. 中断控制器如PIE未正确配置。1. 逐级检查滤波器使能 - FIFO使能(FFEN) - FIFO中断使能(FFIEN) - 主中断使能(MIE) - PIE使能 - CPU全局中断使能。2. 尝试将SDFFIL设为1看是否每个数据都产生中断。3. 在中断服务程序中设置断点并检查PIE相关标志位。比较器中断误触发频繁进入保护1. 比较器滤波器使能后未等待“无效样本”窗口过去就开启了中断。2. 阈值设置不合理过于接近正常工作点。3. 数字滤波器未配置或参数不当无法滤除噪声。1.务必在配置比较器后延迟滤波器延迟5个SDFM时钟周期再使能CMPxHIE/CMPxLIE。2. 根据理论计算和实际测量留出足够的裕量。例如过流保护点设为额定电流的1.5倍以上。3. 启用数字滤波器合理设置SAMPWIN和THRESH。用示波器观察比较器输入信号确认噪声在可接受范围。硬件Trip路径不生效1. XBAR路由配置错误。2. ePWM的Trip子模块未使能或动作配置错误。3. SDFM比较器事件未正确产生或输出。1. 使用寄存器查看工具双重检查PWMXBAR的输入选择和输出映射寄存器。2. 检查ePWM的TZSEL、TZCTL寄存器确保Trip输入源和动作已配置。3. 可以先将SDFM比较器事件配置为触发CPU中断验证事件本身能正常产生。然后再切换到XBAR路径。采样数据与PWM周期不同步1. SDSYNC信号未正确产生或路由。2. SDFM同步源选择错误。3. PWM工作在Up-Down模式且产生了两个SDSYNC。1. 用示波器同时测量PWM的同步输出引脚和SDFM的SDSYNC输入引脚确认信号连通且时序正确。2. 检查SDFM的SDCTL.SYNCSEL等寄存器确保选择了正确的同步输入源。3.重点检查如果PWM为Up-Down模式确认SDSYNC只在计数器归零时产生一次而不是在归零和周期匹配时各产生一次。调试心得在项目初期建议采用“分步验证”法。先屏蔽所有中断和硬件Trip专注于让SDFM能稳定输出正确的数据。可以通过轮询方式读取FIFO数据并打印出来与已知的模拟输入对比。数据正确后再使能数据就绪中断验证中断响应和数据处理流程。接着配置比较器先连接到CPU中断在软件中打印报警信息验证阈值比较功能。最后再打通XBAR到PWM的硬件Trip路径并用一个可控制的过流信号进行实际保护测试。每一步都稳扎稳打能极大降低整体调试的复杂度。7. 理论计算与实际参数选择指南理解SDFM输出数据的理论计算对于校准和验证系统至关重要。技术手册提供了从模拟输入电压到最终数字输出的完整计算公式链。第一步计算比特流中‘1’的密度这取决于Σ-Δ调制器的输入电压和其最大差分输入范围Vclipping。例如使用AMC1306x25调制器其Vclipping ±320mV。若输入电压AINP - AINN 100mV则密度 (100mV 320mV) / (2 * 320mV) 0.65625。这个值代表了调制器输出比特流中高电平的比例。第二步计算比较器滤波器输出比较器滤波器的最大输出值取决于其类型Sinc1/2/3/Fast和COSR。例如Sinc3滤波器在COSR32时其最大输出值为32,768查表可得。那么对于上述输入理论比较器输出值 0.65625 * 32768 ≈ 21504。这个值将用于与HLT/LLT阈值寄存器进行比较。第三步计算主数据滤波器输出主数据滤波器的计算类似但使用其自身的DOSR。对于Sinc3DOSR100时最大输出值为100^3 1,000,000。则32位输出值 (100mV / 320mV) * 1,000,000 ≈ 312,500。如果配置为16位输出模式通常还需要根据滤波器和OSR进行右移。例如Sinc3在DOSR100时可能需要右移5位最终16位输出值 312,500 5 9765。参数选择经验数据滤波器DOSR选择在电机FOC控制中电流环带宽通常在几百Hz到几kHz。数据输出率应至少是电流环带宽的10倍以上奈奎斯特采样定理同时考虑控制周期。例如20kHz开关频率控制周期50μs。若选择Sinc3滤波器其延迟为3 * DOSR / f_sdm_clk。为了在下一个PWM周期前得到数据延迟必须小于50μs。假设f_sdm_clk10MHz则DOSR (50μs * 10MHz) / 3 ≈ 166。在满足延迟要求下选择最大的DOSR以获得最佳精度例如DOSR128或100。比较器滤波器COSR选择过流保护要求响应速度极快。假设要求保护响应时间小于5μs。对于Sinc1滤波器延迟 1 * COSR / f_sdm_clk。则COSR 5μs * 10MHz 50。可选择COSR32在速度和噪声抑制间取得平衡。同时根据理论输出公式和设定的硬件保护点如50A对应电压反推出对应的数字阈值填入HLT寄存器。数字滤波器参数选择用于滤除可能持续数微秒的开关噪声毛刺。假设开关噪声脉冲宽度不超过1μs系统时钟SYSCLK200MHz。设置CLKPRESCALE200则数字滤波器采样周期为1μs。设置SAMPWIN34个样本窗口THRESH3。这样只有持续超过3μs3个采样周期的事件才会被确认能有效滤除1μs的毛刺同时对真实的过流信号通常持续数十微秒以上响应迅速。
