1. 串行通信接口SCI核心原理与架构解析串行通信接口也就是我们常说的UART是嵌入式开发中最基础、最古老但至今仍不可或缺的通信外设。它的本质是一种异步、全双工的串行通信协议核心思想非常简单在没有统一时钟线的情况下通信双方依靠预先约定好的速率波特率和格式一位一位地传输数据。这种“约定大于配置”的特性使其具备了极强的通用性和灵活性从调试打印到模块间通信无处不在。为什么在SPI、I²C等同步总线大行其道的今天UART依然坚挺关键在于其极简的硬件需求和软件开销。它只需要两根线TX和RX就能实现双向通信对硬件时序的要求相对宽松非常适合长距离、非实时性要求极高的场景。在TMS320F28002x这类实时微控制器中SCI模块被高度集成和优化不仅支持标准的异步通信还内置了专门服务于多设备组网的多处理器模式以及用于降低CPU中断频率的FIFO缓冲区使其在复杂的工业控制系统中游刃有余。1.1 异步通信与NRZ编码一切的基础理解SCI首先要吃透它的数据帧格式和编码方式。SCI采用非归零NRZ编码这是最直观的编码方式高电平代表逻辑‘1’低电平代表逻辑‘0’。一个完整的数据帧就像一列火车由车头、车厢和车尾组成。起始位Start Bit永远是逻辑‘0’就像发车信号告诉接收方“数据要来了准备好采样”。它实现了通信双方的帧同步。数据位Data Bits承载实际信息的部分长度可以是5到9位但最常见的是8位一个字节。数据从最低有效位LSB开始发送。校验位Parity Bit可选的错误检测位。分为奇校验和偶校验用于检测传输过程中单个位的错误。在干扰严重的工业环境中开启校验是提高可靠性的有效手段。停止位Stop Bit(s)永远是逻辑‘1’标志一帧的结束并确保线路恢复到空闲高电平状态。可以是1位、1.5位或2位。更长的停止位给了接收方更多的处理时间。所有这些格式都是通过一个名为SCICCR通信控制寄存器的寄存器来配置的。你可以像搭积木一样组合出需要的帧格式。例如一个经典的“8-N-1”配置8位数据无校验1位停止位就是通过设置SCICCR的相应位来实现的。注意起始位和停止位是协议开销不携带有效数据。在计算有效数据吞吐率时需要用波特率除以每帧的总位数。例如在115200波特率、8-N-1格式下每帧10位理论最大有效数据速率是11520字节/秒。1.2 SCI模块内部架构双缓冲与状态机光有协议格式还不够高效的硬件实现才是关键。TMS320F28002x的SCI模块架构清晰主要分为发送和接收两条独立的数据通路。发送通路TX PathSCITXBUF发送数据缓冲寄存器这是CPU写入待发送数据的地方。你可以把它想象成一个邮箱的投递口。TXSHF发送移位寄存器这是一个“幕后工作者”。当发送器空闲时硬件自动将SCITXBUF中的数据加载到TXSHF中。然后TXSHF会在波特率时钟的驱动下将数据一位一位地推到SCITXD引脚上。双缓冲机制SCITXBUF和TXSHF构成了双缓冲。这意味着当TXSHF正在串行移出前一字节时CPU可以立即向SCITXBUF写入下一个字节而无需等待前一字节完全发送完毕。这极大地提高了总线利用率避免了发送间隙。接收通路RX PathSCIRXD引脚数据从这里一位一位地进入。RXSHF接收移位寄存器它从引脚采样数据并在波特率时钟的控制下进行移位完成串行到并行的转换。SCIRXBUF接收数据缓冲寄存器当RXSHF接收完一个完整帧后硬件会将数据并行加载到SCIRXBUF中并置位RXRDY标志通知CPU来读取。双缓冲机制同样RXSHF和SCIRXBUF也构成双缓冲。当CPU正在读取SCIRXBUF中的上一个数据时RXSHF可以同时接收下一个数据帧防止数据丢失。可编程波特率发生器这是异步通信的“心跳”。它通过对系统时钟LSPCLK进行分频产生驱动发送和接收位时序的精确时钟。波特率计算公式为SCI Baud Rate LSPCLK / ((BRR 1) * 8)其中BRR是写入SCIHBAUD和SCILBAUD两个寄存器的16位值。这个公式决定了通信的速度双方必须严格匹配。2. 多处理器通信模式深度剖析当系统中存在多个微控制器需要通过同一条串行总线通信时简单的点对点UART模式就不够用了。SCI模块提供了两种高效的多处理器通信协议空闲线模式和地址位模式。它们的核心目标都是解决总线仲裁和寻址问题避免所有节点都被无关的数据帧中断。2.1 空闲线多处理器模式这种模式的思想非常直观用一段“足够长”的线路空闲时间来标识一个新数据块的开始。具体来说当总线空闲保持逻辑‘1’时间超过10个位周期时接收方会认为接下来到来的是一个地址帧标志着新数据块的开始。工作流程如下所有从机节点的SCI初始化时都会将SCICTL1寄存器中的SLEEP位置1使其进入“睡眠”状态。在此状态下接收器虽然仍在工作但收到数据帧时不会置位RXRDY标志也不会产生接收中断从而屏蔽了普通数据帧的干扰。主机要发送数据时先发送一个地址帧。为了让所有从机识别这是地址帧主机必须在发送该帧前制造至少10个位周期的空闲时间。所有从机检测到这10个位周期的空闲后会被“唤醒”并接收紧随其后的第一个完整帧即地址帧。每个从机在中断服务程序中将接收到的地址与自己的预设地址进行比较。地址匹配的从机会主动清除自己的SLEEP位从而允许后续的数据帧触发接收中断完整接收主机发来的数据块。地址不匹配的从机保持SLEEP位为1继续忽略后续数据帧直到检测到下一个10位周期的空闲即下一个地址帧。如何产生空闲时间有两种方法软件延时在发送完上一个数据块的最后一帧后主机程序延迟一段时间再发送地址帧。这种方法简单但会浪费总线时间。利用TXWAKE标志推荐这是硬件辅助的高效方法。在写入地址帧到SCITXBUF之前主机先将SCICTL1.TXWAKE位置1然后先向SCITXBUF写入一个任意值dummy byte。当这个dummy byte被发送时硬件会自动在其帧前后插入11位周期的空闲时间。发送完成后TXWAKE自动清零。紧接着主机再写入真正的地址帧。这种方式产生的空闲时间精确且高效。实操心得空闲线模式的“坑”与规避手册中特别警告了一个潜在问题如果CPU读取接收FIFO中数据的速度太慢耗时超过了10个位周期可能会错过紧挨着的下一个数据块的开始即下一个10位空闲的检测。解决方案快速处理中断确保接收中断服务程序ISR只做最必要的工作——将数据从SCIRXBUF或FIFO快速搬运到内存中的缓冲区。复杂的数据解析应放在主循环或低优先级任务中。检查RXWAKE状态在ISR中读取数据前先检查SCIRXST.RXWAKE标志。如果该位为1表示刚检测到地址帧那么在ISR结束时不要重新置位SLEEP。这样即使读取慢也不会错过下一个地址。软件复位接收器在ISR末尾读取完所有数据后可以短暂置位SCICTL1.SWRESET再清零以复位接收状态机确保从干净的状态开始侦听。2.2 地址位多处理器模式这种模式采取了另一种思路在每一帧的数据中额外增加一个地址/数据标识位。如果该位为1表示本帧是地址帧如果为0表示本帧是数据帧。这样数据块之间不再需要漫长的空闲时间间隔。工作流程如下同样所有从机初始化时将SLEEP位置1。主机发送数据块时第一帧地址帧的地址位被硬件置为1后续所有数据帧的地址位置为0。所有从机检查收到的每一帧的地址位。只有当地址位为1时才会触发中断并比较帧内的地址数据。地址匹配的从机清除SLEEP位开始接收后续地址位为0的数据帧。地址不匹配的从机SLEEP位保持为1继续忽略地址位为0的数据帧。如何设置地址位同样通过TXWAKE标志控制。当主机将TXWAKE置1并写入SCITXBUF时该帧的地址位就会被自动设置为1。发送后TXWAKE自动清零后续写入的数据帧地址位自然为0。模式选择建议地址位模式适用于数据块较小通常小于11字节且通信频繁的场景。因为它在每个字节都增加了一个开销位对于大块数据开销比例较高。空闲线模式适用于数据块较大通常大于12字节的场景。它只在块间产生一次空闲开销对于大数据传输效率更高。3. SCI寄存器配置与驱动函数实战理解了原理最终都要落到寄存器配置上。TMS320F28002x的SCI寄存器集设计得相当规整配合TI提供的DriverLib库函数可以大大简化开发流程。我们以最常用的8-N-1格式、115200波特率、使能FIFO为例拆解配置过程。3.1 关键寄存器功能解析SCICCR通信控制寄存器配置通信格式的“总开关”。SCICHAR[2:0]数据位长度001b表示1位...111b表示8位。PARITYENA奇偶校验使能位。PARITY0为奇校验1为偶校验。STOP BITS停止位数量0为1位1为2位。ADDR/IDLE MODE多处理器模式选择0为空闲线模式1为地址位模式。SCICTL1控制寄存器1控制收发器的基本行为。RXENA接收使能。必须置1才能接收数据。TXENA发送使能。必须置1才能发送数据。SLEEP多处理器模式下的睡眠位如前所述。TXWAKE发送唤醒控制位用于控制地址帧或产生空闲。SWRESET软件复位位。写0复位SCI模块所有状态位复位在初始化序列末尾置1使能SCI。SCICTL2控制寄存器2主要控制中断。TXINTENA发送中断使能。当数据从SCITXBUF移到TXSHF即SCITXBUF空时触发中断。RX/BK INT ENA接收/间断中断使能。当接收到数据或检测到线路间断时触发中断。SCIHBAUD / SCILBAUD波特率设置寄存器16位波特率分频值BRR的高8位和低8位。SCIRXST接收状态寄存器反映接收状态只读。RXRDY接收准备好标志。SCIRXBUF中有新数据时为1。BRKDT间断检测标志。检测到线路长时间为低时置位。FE帧错误标志。未检测到有效的停止位时置位。OE溢出错误标志。SCIRXBUF中旧数据未被读取新数据又已到来时置位。PE奇偶校验错误标志。SCIFFTX/RX/CTLFIFO控制寄存器控制增强的16级FIFO功能。SCIFFENAFIFO增强功能使能位。RXFFIL接收FIFO中断级别。当FIFO中数据量达到此设定值时产生接收中断。TXFFIL发送FIFO中断级别。当FIFO中空余位置达到此设定值时产生发送中断。3.2 初始化配置代码示例基于DriverLib以下代码展示了如何初始化一个SCI端口配置为115200波特率8位数据无校验1位停止位并使能16级FIFO。#include driverlib.h void SCI_A_Init(void) { // 1. 使能SCI-A模块的时钟 SysCtl_enablePeripheral(SYSCTL_PERIPH_CLK_SCIA); // 2. 配置GPIO引脚为SCI功能 (GPIO28-SCITXDA, GPIO29-SCIRXDA) GPIO_setPinConfig(GPIO_28_SCITXDA); GPIO_setPinConfig(GPIO_29_SCIRXDA); // 配置引脚为异步输入模式对RX引脚很重要 GPIO_setQualificationMode(GPIO_NUMBER_29, GPIO_QUAL_ASYNC); // 3. 软件复位SCI模块使其进入配置状态 SCI_performSoftwareReset(SCIA_BASE); // 4. 配置通信格式 (SCICCR) SCI_setConfig(SCIA_BASE, DEVICE_LSPCLK_FREQ, 115200, (SCI_CONFIG_WLEN_8 | // 8位数据 SCI_CONFIG_STOP_ONE | // 1位停止位 SCI_CONFIG_PAR_NONE)); // 无校验 // 如果使用多处理器模式还需设置模式 // SCI_setMode(SCIA_BASE, SCI_MODE_ADVANCED); // 例如设置为地址位模式 // 5. 配置FIFO (增强功能) SCI_enableFIFO(SCIA_BASE); // 使能FIFO功能 SCI_resetTxFIFO(SCIA_BASE); SCI_resetRxFIFO(SCIA_BASE); // 设置FIFO中断触发级别当RX FIFO中有8个数据时产生中断 SCI_setRxFIFOInterruptLevel(SCIA_BASE, SCI_FIFO_RX8); // 设置TX FIFO中断触发级别当TX FIFO空余8个位置时产生中断 SCI_setTxFIFOInterruptLevel(SCIA_BASE, SCI_FIFO_TX8); // 6. 使能接收器和发送器并结束软件复位使能模块 SCI_enableModule(SCIA_BASE); SCI_enableTx(SCIA_BASE); SCI_enableRx(SCIA_BASE); // 7. 使能中断 (可选需配合PIE配置) SCI_enableInterrupt(SCIA_BASE, SCI_INT_RXFF); // 使能RX FIFO中断 // SCI_enableInterrupt(SCIA_BASE, SCI_INT_TXFF); // 使能TX FIFO中断 }3.3 数据收发与中断处理配置完成后数据的收发通常通过中断驱动。以下是中断服务程序的简化框架// 假设已配置RX FIFO级别为8 __interrupt void sciaRxFifoIsr(void) { uint16_t receivedData; uint32_t status; // 1. 获取中断状态判断中断源 status SCI_getInterruptStatus(SCIA_BASE); // 2. 处理RX FIFO中断 if(status SCI_INT_RXFF) { // 检查RX FIFO中当前有多少数据 while(SCI_getRxFIFOStatus(SCIA_BASE) SCI_FIFO_RX8) { // 从FIFO中读取数据 receivedData SCI_readRxFifo(SCIA_BASE); // 这里可以检查错误位FE, OE, PE等它们包含在receivedData的高位 if(receivedData SCI_FE) { // 处理帧错误 } // 将有效数据低8位存入应用层缓冲区 appRxBuffer[appRxIndex] (uint8_t)(receivedData 0x00FF); } // 清除RX FIFO中断标志 SCI_clearInterruptStatus(SCIA_BASE, SCI_INT_RXFF); } // 3. 处理其他SCI中断如接收错误 if(status SCI_INT_RXERR) { // 读取SCIRXST寄存查看具体错误 // 处理错误并清除错误标志通常通过读取SCIRXBUF或复位接收器 SCI_clearInterruptStatus(SCIA_BASE, SCI_INT_RXERR); } // 4. 应答PIE中断组 Interrupt_clearACKGroup(INTERRUPT_ACK_GROUP9); } // 发送函数查询方式示例 void SCI_SendData(uint8_t *data, uint16_t length) { uint16_t i; for(i 0; i length; i) { // 等待TX FIFO有空位非中断方式下 while(SCI_getTxFIFOStatus(SCIA_BASE) SCI_FIFO_TX15); // 假设FIFO深度16TXFFIL8这里等待非满 // 将数据写入发送FIFO SCI_writeTxFifo(SCIA_BASE, data[i]); } }4. 高级应用、调试与故障排查实录在实际项目中仅仅让SCI跑起来还不够稳定、可靠、高效才是目标。下面分享一些进阶应用和踩坑经验。4.1 波特率计算与误差控制波特率计算不准是通信失败的常见原因。公式BRR LSPCLK / (8 * BaudRate) - 1计算出的BRR可能不是整数必须取整。误差计算实际波特率 LSPCLK / (8 * (BRR 1))。计算实际值与目标值的误差百分比。通常要求误差小于2%RS-232标准对于更高速率或长距离通信要求可能更高。LSPCLK来源LSPCLK由系统时钟SYSCLK经过低速外设时钟预分频器得到。务必在代码中确认SysCtl_setLowSpeedClock()的配置确保LSPCLK值是你计算时假设的值。实测技巧可以使用示波器测量SCITXD引脚上一个字节的位宽度来反推实际波特率。测量8个数据位或10个位周期的总时间T_total则实测波特率 ≈8 / T_total对于8位数据。4.2 FIFO使用策略与性能权衡16级FIFO是减少CPU中断频率的利器但配置不当会引入额外延迟。RX FIFO级别选择高水位如14适合大数据流、突发传输。减少中断次数但数据在FIFO中停留时间较长实时性稍差。低水位如1或4适合小数据包、要求快速响应的命令交互。中断频繁但延迟低。折中方案如8平衡中断开销和响应速度适用于大多数场景。TX FIFO级别选择通常设置为空余一定空间时触发中断如TXFFIL8这样ISR可以一次性填充多个数据提高发送效率。注意FIFO复位在通信异常或重新初始化时务必调用SCI_resetTxFIFO()和SCI_resetRxFIFO()清空残留数据避免旧数据干扰。4.3 常见通信故障排查表现象可能原因排查步骤与解决方案完全无数据收发1. 时钟未使能2. GPIO引脚复用配置错误3. 软件复位后未使能模块4. 收发未使能TXENA/RXENA1. 检查SysCtl_enablePeripheral是否调用。2. 用万用表或示波器检查引脚电压或用GPIO输出功能测试引脚是否可控。3. 确认初始化顺序配置寄存器 - 结束软件复位SCI_enableModule。4. 检查SCI_enableTx和SCI_enableRx是否调用。能发不能收或能收不能发1. 线路接反TX接TX2. 对方设备未准备好或配置错误3. 本机接收/发送使能位未设置1.最经典错误确保A的TX接B的RXA的RX接B的TX。2. 确认对方设备已上电、初始化完成且波特率、格式一致。3. 检查SCICTL1寄存器的RXENA和TXENA位。收到乱码1.波特率不匹配最常见2. 数据格式数据位、停止位、校验位不匹配3. 电气电平不匹配如3.3V与5V4. 线路干扰1. 双方计算并核对波特率寄存器值用示波器测量位宽验证。2. 逐项检查SCICCR配置与对方设备严格一致。3. 使用电平转换芯片或确认双方均为TTL/CMOS电平且电压兼容。4. 增加滤波电容使用双绞线降低波特率检查共地。通信偶尔丢数据1. 接收方处理太慢导致溢出OE错误2. 中断嵌套或关闭全局中断时间过长3. FIFO中断级别设置过高缓冲区溢出4. 发送方速度过快1. 检查SCIRXST.OE是否置位。优化接收ISR更快地搬移数据。2. 确保SCI中断优先级合理避免被长时间屏蔽。3. 降低RXFFIL值让中断更早触发。4. 在发送流控或降低发送速率。多处理器模式下从机无响应1.SLEEP位未正确管理2. 地址帧识别失败空闲时间不足或地址位错误3. 从机地址比较逻辑错误1. 从机初始化后SLEEP应为1地址匹配后清0数据块接收完再置1。2. 空闲线模式用示波器检查地址帧前是否有10位周期的空闲。地址位模式检查第一帧的地址位是否为1。3. 调试从机ISR确认比较的地址值正确。中断无法进入1. PIE向量表未配置或配置错误2. SCI模块级中断未使能3. 全局中断未开启INTM位4. 中断标志未清除导致后续中断被屏蔽1. 核对Interrupt_register()函数和PIE向量表。2. 确认SCI_enableInterrupt()已调用且参数正确。3. 在main函数中调用EINT或Interrupt_enableMaster()。4. 在ISR中必须清除对应的SCI中断标志和PIE组应答标志。4.4 抗干扰与可靠性设计在工业环境中通信可靠性至关重要。硬件层面隔离对于长距离或不同电源域的设备使用光耦或磁耦隔离器如ADI的ADM2483、TI的ISO308x系列切断地环路抑制共模干扰。总线匹配在RS-485等差分总线两端安装120Ω终端电阻消除信号反射。保护电路在RX/TX引脚串联小电阻如22Ω-100Ω并联TVS管到地防止过压和静电冲击。软件层面启用校验在SCICCR中使能奇偶校验PARITYENA1虽然不能纠正错误但能发现错误可触发重发机制。超时机制对于任何通信指令都设置软件超时定时器。如果规定时间内未收到完整响应则按通信失败处理进行重试或上报错误。数据包协议定义简单的应用层协议如“帧头长度数据校验和帧尾”。校验和可以用累加和或CRC。接收方进行完整校验只有校验通过的数据才被接受。状态监控定期或在每次通信前后读取SCIRXST寄存器检查FE、OE、PE错误标志。一旦发现错误可以记录日志并尝试复位接收器SWRESET来恢复。最后调试SCI这类看似简单的模块最有效的工具就是逻辑分析仪或带串行解码功能的示波器。它们能直观地展示总线上的每一个帧、每一个位以及精确的时序对于定位波特率误差、格式错误、多处理器协议问题有奇效。不要只依赖打印信息眼见为实。
深入解析TMS320F28002x SCI模块：从UART原理到多处理器通信实战
发布时间：2026/7/20 11:24:15
1. 串行通信接口SCI核心原理与架构解析串行通信接口也就是我们常说的UART是嵌入式开发中最基础、最古老但至今仍不可或缺的通信外设。它的本质是一种异步、全双工的串行通信协议核心思想非常简单在没有统一时钟线的情况下通信双方依靠预先约定好的速率波特率和格式一位一位地传输数据。这种“约定大于配置”的特性使其具备了极强的通用性和灵活性从调试打印到模块间通信无处不在。为什么在SPI、I²C等同步总线大行其道的今天UART依然坚挺关键在于其极简的硬件需求和软件开销。它只需要两根线TX和RX就能实现双向通信对硬件时序的要求相对宽松非常适合长距离、非实时性要求极高的场景。在TMS320F28002x这类实时微控制器中SCI模块被高度集成和优化不仅支持标准的异步通信还内置了专门服务于多设备组网的多处理器模式以及用于降低CPU中断频率的FIFO缓冲区使其在复杂的工业控制系统中游刃有余。1.1 异步通信与NRZ编码一切的基础理解SCI首先要吃透它的数据帧格式和编码方式。SCI采用非归零NRZ编码这是最直观的编码方式高电平代表逻辑‘1’低电平代表逻辑‘0’。一个完整的数据帧就像一列火车由车头、车厢和车尾组成。起始位Start Bit永远是逻辑‘0’就像发车信号告诉接收方“数据要来了准备好采样”。它实现了通信双方的帧同步。数据位Data Bits承载实际信息的部分长度可以是5到9位但最常见的是8位一个字节。数据从最低有效位LSB开始发送。校验位Parity Bit可选的错误检测位。分为奇校验和偶校验用于检测传输过程中单个位的错误。在干扰严重的工业环境中开启校验是提高可靠性的有效手段。停止位Stop Bit(s)永远是逻辑‘1’标志一帧的结束并确保线路恢复到空闲高电平状态。可以是1位、1.5位或2位。更长的停止位给了接收方更多的处理时间。所有这些格式都是通过一个名为SCICCR通信控制寄存器的寄存器来配置的。你可以像搭积木一样组合出需要的帧格式。例如一个经典的“8-N-1”配置8位数据无校验1位停止位就是通过设置SCICCR的相应位来实现的。注意起始位和停止位是协议开销不携带有效数据。在计算有效数据吞吐率时需要用波特率除以每帧的总位数。例如在115200波特率、8-N-1格式下每帧10位理论最大有效数据速率是11520字节/秒。1.2 SCI模块内部架构双缓冲与状态机光有协议格式还不够高效的硬件实现才是关键。TMS320F28002x的SCI模块架构清晰主要分为发送和接收两条独立的数据通路。发送通路TX PathSCITXBUF发送数据缓冲寄存器这是CPU写入待发送数据的地方。你可以把它想象成一个邮箱的投递口。TXSHF发送移位寄存器这是一个“幕后工作者”。当发送器空闲时硬件自动将SCITXBUF中的数据加载到TXSHF中。然后TXSHF会在波特率时钟的驱动下将数据一位一位地推到SCITXD引脚上。双缓冲机制SCITXBUF和TXSHF构成了双缓冲。这意味着当TXSHF正在串行移出前一字节时CPU可以立即向SCITXBUF写入下一个字节而无需等待前一字节完全发送完毕。这极大地提高了总线利用率避免了发送间隙。接收通路RX PathSCIRXD引脚数据从这里一位一位地进入。RXSHF接收移位寄存器它从引脚采样数据并在波特率时钟的控制下进行移位完成串行到并行的转换。SCIRXBUF接收数据缓冲寄存器当RXSHF接收完一个完整帧后硬件会将数据并行加载到SCIRXBUF中并置位RXRDY标志通知CPU来读取。双缓冲机制同样RXSHF和SCIRXBUF也构成双缓冲。当CPU正在读取SCIRXBUF中的上一个数据时RXSHF可以同时接收下一个数据帧防止数据丢失。可编程波特率发生器这是异步通信的“心跳”。它通过对系统时钟LSPCLK进行分频产生驱动发送和接收位时序的精确时钟。波特率计算公式为SCI Baud Rate LSPCLK / ((BRR 1) * 8)其中BRR是写入SCIHBAUD和SCILBAUD两个寄存器的16位值。这个公式决定了通信的速度双方必须严格匹配。2. 多处理器通信模式深度剖析当系统中存在多个微控制器需要通过同一条串行总线通信时简单的点对点UART模式就不够用了。SCI模块提供了两种高效的多处理器通信协议空闲线模式和地址位模式。它们的核心目标都是解决总线仲裁和寻址问题避免所有节点都被无关的数据帧中断。2.1 空闲线多处理器模式这种模式的思想非常直观用一段“足够长”的线路空闲时间来标识一个新数据块的开始。具体来说当总线空闲保持逻辑‘1’时间超过10个位周期时接收方会认为接下来到来的是一个地址帧标志着新数据块的开始。工作流程如下所有从机节点的SCI初始化时都会将SCICTL1寄存器中的SLEEP位置1使其进入“睡眠”状态。在此状态下接收器虽然仍在工作但收到数据帧时不会置位RXRDY标志也不会产生接收中断从而屏蔽了普通数据帧的干扰。主机要发送数据时先发送一个地址帧。为了让所有从机识别这是地址帧主机必须在发送该帧前制造至少10个位周期的空闲时间。所有从机检测到这10个位周期的空闲后会被“唤醒”并接收紧随其后的第一个完整帧即地址帧。每个从机在中断服务程序中将接收到的地址与自己的预设地址进行比较。地址匹配的从机会主动清除自己的SLEEP位从而允许后续的数据帧触发接收中断完整接收主机发来的数据块。地址不匹配的从机保持SLEEP位为1继续忽略后续数据帧直到检测到下一个10位周期的空闲即下一个地址帧。如何产生空闲时间有两种方法软件延时在发送完上一个数据块的最后一帧后主机程序延迟一段时间再发送地址帧。这种方法简单但会浪费总线时间。利用TXWAKE标志推荐这是硬件辅助的高效方法。在写入地址帧到SCITXBUF之前主机先将SCICTL1.TXWAKE位置1然后先向SCITXBUF写入一个任意值dummy byte。当这个dummy byte被发送时硬件会自动在其帧前后插入11位周期的空闲时间。发送完成后TXWAKE自动清零。紧接着主机再写入真正的地址帧。这种方式产生的空闲时间精确且高效。实操心得空闲线模式的“坑”与规避手册中特别警告了一个潜在问题如果CPU读取接收FIFO中数据的速度太慢耗时超过了10个位周期可能会错过紧挨着的下一个数据块的开始即下一个10位空闲的检测。解决方案快速处理中断确保接收中断服务程序ISR只做最必要的工作——将数据从SCIRXBUF或FIFO快速搬运到内存中的缓冲区。复杂的数据解析应放在主循环或低优先级任务中。检查RXWAKE状态在ISR中读取数据前先检查SCIRXST.RXWAKE标志。如果该位为1表示刚检测到地址帧那么在ISR结束时不要重新置位SLEEP。这样即使读取慢也不会错过下一个地址。软件复位接收器在ISR末尾读取完所有数据后可以短暂置位SCICTL1.SWRESET再清零以复位接收状态机确保从干净的状态开始侦听。2.2 地址位多处理器模式这种模式采取了另一种思路在每一帧的数据中额外增加一个地址/数据标识位。如果该位为1表示本帧是地址帧如果为0表示本帧是数据帧。这样数据块之间不再需要漫长的空闲时间间隔。工作流程如下同样所有从机初始化时将SLEEP位置1。主机发送数据块时第一帧地址帧的地址位被硬件置为1后续所有数据帧的地址位置为0。所有从机检查收到的每一帧的地址位。只有当地址位为1时才会触发中断并比较帧内的地址数据。地址匹配的从机清除SLEEP位开始接收后续地址位为0的数据帧。地址不匹配的从机SLEEP位保持为1继续忽略地址位为0的数据帧。如何设置地址位同样通过TXWAKE标志控制。当主机将TXWAKE置1并写入SCITXBUF时该帧的地址位就会被自动设置为1。发送后TXWAKE自动清零后续写入的数据帧地址位自然为0。模式选择建议地址位模式适用于数据块较小通常小于11字节且通信频繁的场景。因为它在每个字节都增加了一个开销位对于大块数据开销比例较高。空闲线模式适用于数据块较大通常大于12字节的场景。它只在块间产生一次空闲开销对于大数据传输效率更高。3. SCI寄存器配置与驱动函数实战理解了原理最终都要落到寄存器配置上。TMS320F28002x的SCI寄存器集设计得相当规整配合TI提供的DriverLib库函数可以大大简化开发流程。我们以最常用的8-N-1格式、115200波特率、使能FIFO为例拆解配置过程。3.1 关键寄存器功能解析SCICCR通信控制寄存器配置通信格式的“总开关”。SCICHAR[2:0]数据位长度001b表示1位...111b表示8位。PARITYENA奇偶校验使能位。PARITY0为奇校验1为偶校验。STOP BITS停止位数量0为1位1为2位。ADDR/IDLE MODE多处理器模式选择0为空闲线模式1为地址位模式。SCICTL1控制寄存器1控制收发器的基本行为。RXENA接收使能。必须置1才能接收数据。TXENA发送使能。必须置1才能发送数据。SLEEP多处理器模式下的睡眠位如前所述。TXWAKE发送唤醒控制位用于控制地址帧或产生空闲。SWRESET软件复位位。写0复位SCI模块所有状态位复位在初始化序列末尾置1使能SCI。SCICTL2控制寄存器2主要控制中断。TXINTENA发送中断使能。当数据从SCITXBUF移到TXSHF即SCITXBUF空时触发中断。RX/BK INT ENA接收/间断中断使能。当接收到数据或检测到线路间断时触发中断。SCIHBAUD / SCILBAUD波特率设置寄存器16位波特率分频值BRR的高8位和低8位。SCIRXST接收状态寄存器反映接收状态只读。RXRDY接收准备好标志。SCIRXBUF中有新数据时为1。BRKDT间断检测标志。检测到线路长时间为低时置位。FE帧错误标志。未检测到有效的停止位时置位。OE溢出错误标志。SCIRXBUF中旧数据未被读取新数据又已到来时置位。PE奇偶校验错误标志。SCIFFTX/RX/CTLFIFO控制寄存器控制增强的16级FIFO功能。SCIFFENAFIFO增强功能使能位。RXFFIL接收FIFO中断级别。当FIFO中数据量达到此设定值时产生接收中断。TXFFIL发送FIFO中断级别。当FIFO中空余位置达到此设定值时产生发送中断。3.2 初始化配置代码示例基于DriverLib以下代码展示了如何初始化一个SCI端口配置为115200波特率8位数据无校验1位停止位并使能16级FIFO。#include driverlib.h void SCI_A_Init(void) { // 1. 使能SCI-A模块的时钟 SysCtl_enablePeripheral(SYSCTL_PERIPH_CLK_SCIA); // 2. 配置GPIO引脚为SCI功能 (GPIO28-SCITXDA, GPIO29-SCIRXDA) GPIO_setPinConfig(GPIO_28_SCITXDA); GPIO_setPinConfig(GPIO_29_SCIRXDA); // 配置引脚为异步输入模式对RX引脚很重要 GPIO_setQualificationMode(GPIO_NUMBER_29, GPIO_QUAL_ASYNC); // 3. 软件复位SCI模块使其进入配置状态 SCI_performSoftwareReset(SCIA_BASE); // 4. 配置通信格式 (SCICCR) SCI_setConfig(SCIA_BASE, DEVICE_LSPCLK_FREQ, 115200, (SCI_CONFIG_WLEN_8 | // 8位数据 SCI_CONFIG_STOP_ONE | // 1位停止位 SCI_CONFIG_PAR_NONE)); // 无校验 // 如果使用多处理器模式还需设置模式 // SCI_setMode(SCIA_BASE, SCI_MODE_ADVANCED); // 例如设置为地址位模式 // 5. 配置FIFO (增强功能) SCI_enableFIFO(SCIA_BASE); // 使能FIFO功能 SCI_resetTxFIFO(SCIA_BASE); SCI_resetRxFIFO(SCIA_BASE); // 设置FIFO中断触发级别当RX FIFO中有8个数据时产生中断 SCI_setRxFIFOInterruptLevel(SCIA_BASE, SCI_FIFO_RX8); // 设置TX FIFO中断触发级别当TX FIFO空余8个位置时产生中断 SCI_setTxFIFOInterruptLevel(SCIA_BASE, SCI_FIFO_TX8); // 6. 使能接收器和发送器并结束软件复位使能模块 SCI_enableModule(SCIA_BASE); SCI_enableTx(SCIA_BASE); SCI_enableRx(SCIA_BASE); // 7. 使能中断 (可选需配合PIE配置) SCI_enableInterrupt(SCIA_BASE, SCI_INT_RXFF); // 使能RX FIFO中断 // SCI_enableInterrupt(SCIA_BASE, SCI_INT_TXFF); // 使能TX FIFO中断 }3.3 数据收发与中断处理配置完成后数据的收发通常通过中断驱动。以下是中断服务程序的简化框架// 假设已配置RX FIFO级别为8 __interrupt void sciaRxFifoIsr(void) { uint16_t receivedData; uint32_t status; // 1. 获取中断状态判断中断源 status SCI_getInterruptStatus(SCIA_BASE); // 2. 处理RX FIFO中断 if(status SCI_INT_RXFF) { // 检查RX FIFO中当前有多少数据 while(SCI_getRxFIFOStatus(SCIA_BASE) SCI_FIFO_RX8) { // 从FIFO中读取数据 receivedData SCI_readRxFifo(SCIA_BASE); // 这里可以检查错误位FE, OE, PE等它们包含在receivedData的高位 if(receivedData SCI_FE) { // 处理帧错误 } // 将有效数据低8位存入应用层缓冲区 appRxBuffer[appRxIndex] (uint8_t)(receivedData 0x00FF); } // 清除RX FIFO中断标志 SCI_clearInterruptStatus(SCIA_BASE, SCI_INT_RXFF); } // 3. 处理其他SCI中断如接收错误 if(status SCI_INT_RXERR) { // 读取SCIRXST寄存查看具体错误 // 处理错误并清除错误标志通常通过读取SCIRXBUF或复位接收器 SCI_clearInterruptStatus(SCIA_BASE, SCI_INT_RXERR); } // 4. 应答PIE中断组 Interrupt_clearACKGroup(INTERRUPT_ACK_GROUP9); } // 发送函数查询方式示例 void SCI_SendData(uint8_t *data, uint16_t length) { uint16_t i; for(i 0; i length; i) { // 等待TX FIFO有空位非中断方式下 while(SCI_getTxFIFOStatus(SCIA_BASE) SCI_FIFO_TX15); // 假设FIFO深度16TXFFIL8这里等待非满 // 将数据写入发送FIFO SCI_writeTxFifo(SCIA_BASE, data[i]); } }4. 高级应用、调试与故障排查实录在实际项目中仅仅让SCI跑起来还不够稳定、可靠、高效才是目标。下面分享一些进阶应用和踩坑经验。4.1 波特率计算与误差控制波特率计算不准是通信失败的常见原因。公式BRR LSPCLK / (8 * BaudRate) - 1计算出的BRR可能不是整数必须取整。误差计算实际波特率 LSPCLK / (8 * (BRR 1))。计算实际值与目标值的误差百分比。通常要求误差小于2%RS-232标准对于更高速率或长距离通信要求可能更高。LSPCLK来源LSPCLK由系统时钟SYSCLK经过低速外设时钟预分频器得到。务必在代码中确认SysCtl_setLowSpeedClock()的配置确保LSPCLK值是你计算时假设的值。实测技巧可以使用示波器测量SCITXD引脚上一个字节的位宽度来反推实际波特率。测量8个数据位或10个位周期的总时间T_total则实测波特率 ≈8 / T_total对于8位数据。4.2 FIFO使用策略与性能权衡16级FIFO是减少CPU中断频率的利器但配置不当会引入额外延迟。RX FIFO级别选择高水位如14适合大数据流、突发传输。减少中断次数但数据在FIFO中停留时间较长实时性稍差。低水位如1或4适合小数据包、要求快速响应的命令交互。中断频繁但延迟低。折中方案如8平衡中断开销和响应速度适用于大多数场景。TX FIFO级别选择通常设置为空余一定空间时触发中断如TXFFIL8这样ISR可以一次性填充多个数据提高发送效率。注意FIFO复位在通信异常或重新初始化时务必调用SCI_resetTxFIFO()和SCI_resetRxFIFO()清空残留数据避免旧数据干扰。4.3 常见通信故障排查表现象可能原因排查步骤与解决方案完全无数据收发1. 时钟未使能2. GPIO引脚复用配置错误3. 软件复位后未使能模块4. 收发未使能TXENA/RXENA1. 检查SysCtl_enablePeripheral是否调用。2. 用万用表或示波器检查引脚电压或用GPIO输出功能测试引脚是否可控。3. 确认初始化顺序配置寄存器 - 结束软件复位SCI_enableModule。4. 检查SCI_enableTx和SCI_enableRx是否调用。能发不能收或能收不能发1. 线路接反TX接TX2. 对方设备未准备好或配置错误3. 本机接收/发送使能位未设置1.最经典错误确保A的TX接B的RXA的RX接B的TX。2. 确认对方设备已上电、初始化完成且波特率、格式一致。3. 检查SCICTL1寄存器的RXENA和TXENA位。收到乱码1.波特率不匹配最常见2. 数据格式数据位、停止位、校验位不匹配3. 电气电平不匹配如3.3V与5V4. 线路干扰1. 双方计算并核对波特率寄存器值用示波器测量位宽验证。2. 逐项检查SCICCR配置与对方设备严格一致。3. 使用电平转换芯片或确认双方均为TTL/CMOS电平且电压兼容。4. 增加滤波电容使用双绞线降低波特率检查共地。通信偶尔丢数据1. 接收方处理太慢导致溢出OE错误2. 中断嵌套或关闭全局中断时间过长3. FIFO中断级别设置过高缓冲区溢出4. 发送方速度过快1. 检查SCIRXST.OE是否置位。优化接收ISR更快地搬移数据。2. 确保SCI中断优先级合理避免被长时间屏蔽。3. 降低RXFFIL值让中断更早触发。4. 在发送流控或降低发送速率。多处理器模式下从机无响应1.SLEEP位未正确管理2. 地址帧识别失败空闲时间不足或地址位错误3. 从机地址比较逻辑错误1. 从机初始化后SLEEP应为1地址匹配后清0数据块接收完再置1。2. 空闲线模式用示波器检查地址帧前是否有10位周期的空闲。地址位模式检查第一帧的地址位是否为1。3. 调试从机ISR确认比较的地址值正确。中断无法进入1. PIE向量表未配置或配置错误2. SCI模块级中断未使能3. 全局中断未开启INTM位4. 中断标志未清除导致后续中断被屏蔽1. 核对Interrupt_register()函数和PIE向量表。2. 确认SCI_enableInterrupt()已调用且参数正确。3. 在main函数中调用EINT或Interrupt_enableMaster()。4. 在ISR中必须清除对应的SCI中断标志和PIE组应答标志。4.4 抗干扰与可靠性设计在工业环境中通信可靠性至关重要。硬件层面隔离对于长距离或不同电源域的设备使用光耦或磁耦隔离器如ADI的ADM2483、TI的ISO308x系列切断地环路抑制共模干扰。总线匹配在RS-485等差分总线两端安装120Ω终端电阻消除信号反射。保护电路在RX/TX引脚串联小电阻如22Ω-100Ω并联TVS管到地防止过压和静电冲击。软件层面启用校验在SCICCR中使能奇偶校验PARITYENA1虽然不能纠正错误但能发现错误可触发重发机制。超时机制对于任何通信指令都设置软件超时定时器。如果规定时间内未收到完整响应则按通信失败处理进行重试或上报错误。数据包协议定义简单的应用层协议如“帧头长度数据校验和帧尾”。校验和可以用累加和或CRC。接收方进行完整校验只有校验通过的数据才被接受。状态监控定期或在每次通信前后读取SCIRXST寄存器检查FE、OE、PE错误标志。一旦发现错误可以记录日志并尝试复位接收器SWRESET来恢复。最后调试SCI这类看似简单的模块最有效的工具就是逻辑分析仪或带串行解码功能的示波器。它们能直观地展示总线上的每一个帧、每一个位以及精确的时序对于定位波特率误差、格式错误、多处理器协议问题有奇效。不要只依赖打印信息眼见为实。
