1. 项目概述从CPU的“搬运工”到自主的“物流系统”在嵌入式系统开发尤其是涉及大量数据搬移的应用比如视频编解码、音频处理、高速数据采集中CPU如果亲自去处理每一个字节的搬运就像让公司的CEO去楼下收发室取快递效率低下且严重浪费核心资源。直接内存访问DMA技术就是为了解决这个问题而生的。它本质上是在系统内部建立了一个独立的“物流部门”——DMA控制器。这个部门有自己的一套指令传输参数和运输车队通道一旦接到任务触发事件就能独立完成从仓库A源地址到仓库B目的地址的货物数据搬运全程无需CEOCPU插手只在任务开始和结束时打个招呼即可。然而随着系统复杂度提升简单的DMA控制器就像只有一个调度员和几辆卡车的物流站难以应对多线路、高并发、带复杂装卸规则如二维数组搬运、乒乓缓冲的现代需求。德州仪器TI在其高性能多媒体处理器如基于C64x DSP核的IVA2.2子系统中引入的增强型DMAEDMA架构特别是其核心的第三方通道控制器TPCC和传输控制器TPTC就是将这个“物流站”升级为了一个智能化的“现代物流中心”。TPCC就是这个中心的“智能调度中心”负责接收订单事件、分配任务通道、规划路线参数集而TPTC则是具体执行运输任务的“自动化车队”。理解这两者的协同工作原理是解锁嵌入式系统极致数据吞吐性能的关键。2. EDMA架构总览TPCC与TPTC的分工与协作在IVA2.2子系统中EDMA并非一个单一模块而是一个由TPCC和两个TPTC实例TPTC0和TPTC1组成的子系统。这种架构体现了清晰的责任分离思想。TPCCThird-Party Channel Controller它是用户CPU或其它主设备的接口和总调度器。你可以把它想象成物流中心的“客服与调度台”。它的核心职责包括通道管理提供多达64个DMA逻辑通道和8个QDMA通道每个通道可以独立响应不同的事件。参数管理维护一个包含128个条目的参数RAMPaRAM。每个条目都是一个完整的“运输任务单”详细定义了源地址、目的地址、传输数量ACNT, BCNT、地址索引步长等所有上下文信息。事件处理接收并仲裁来自外部外设如McBSP的发送/接收事件、软件手动写入或链式完成等多种触发信号决定哪个传输请求TR优先被执行。队列调度拥有两个事件队列Q0和Q1用于缓存等待处理的传输请求并按照优先级进行调度提交给下游空闲的TPTC。TPTCThird-Party Transfer Controller它是实际的“运输车队”。一旦从TPCC接收到一个“运输任务单”TR数据包TPTC就会接管后续所有具体的“装卸货”操作。它的核心组件包括程序寄存器组接收并暂存来自TPCC的新传输请求。源/目的活动寄存器组分别跟踪当前正在执行的读操作从源地址取数据和写操作向目的地址存数据的实时状态。通道FIFO作为数据中转缓冲区暂存从源端读取但尚未写入目的端的数据解耦读写速度实现流水线操作。读/写控制器及本地互连接口负责生成符合总线协议的高效读写命令以64字节为突发传输单位进行数据搬运。它们之间的协作流程可以概括为事件触发 - TPCC仲裁并锁定对应PaRAM条目 - 生成TR包 - 提交给空闲的TPTC - TPTC执行传输 - 完成后通过完成接口通知TPCC - TPCC可能触发链式事件或中断。这个流程完全在硬件层面自动完成CPU仅在初始配置和最终处理中断时参与。2.1 核心硬件参数解读在深入细节前了解一些关键的硬件固定参数有助于建立直观认识。根据技术文档IVA2.2的EDMA子系统有如下关键规格模块参数值说明TPTCTPTC0 FIFO 大小256 字节用于缓存传输中的数据TPTC0的缓冲区更大。TPTC1 FIFO 大小128 字节TPTC1的缓冲区较小。数据总线宽度64 位每次通过本地互连读写的数据宽度是8字节。TPTC0 TR流水线深度4TPTC0可以同时处理最多4个传输请求的读操作。TPTC1 TR流水线深度2TPTC1可以同时处理最多2个传输请求的读操作。突发传输大小64 字节与总线架构相关是优化的传输单元。TPCCDMA通道数量64支持64个由事件/手动/链式触发的标准通道。QDMA通道数量8支持8个由特定内存写入自动触发的快速通道。PaRAM条目数128可以存储128套完整的传输参数集。事件队列数量2两个优先级队列Q0和Q1。TPTC实例数量2两个并行的传输控制器。注意TR流水线深度决定了在一个传输通道中源端控制器可以提前处理多少个后续传输请求的读操作而无需等待目的端控制器完成前一个请求的写操作。这直接影响系统的数据吞吐能力和延迟隐藏效果。TPTC0深度为4性能通常优于TPTC1。3. TPCC深度解析智能调度中心的工作原理TPCC是整个EDMA系统的“大脑”其复杂性体现在灵活的通道映射、多种触发机制和高效的调度算法上。3.1 PaRAM传输任务的“蓝图库”PaRAM是TPCC的核心存储单元共有128个条目每个条目占8个32位字32字节。这128个条目被划分为三种用途DMA条目最多64个对应64个DMA通道。每个通道固定或动态映射到一个PaRAM条目。QDMA条目最多8个对应8个QDMA通道。链接条目剩余的条目128 - 64 - 8 56个可用作“链接”条目用于实现参数集的自动重载构建复杂的链式或循环传输。一个典型的PaRAM条目结构如下表所示以字节地址偏移表示偏移量名称描述0x0OPT选项字。包含传输完成码(TCC)、中断使能、链使能、源/目的地址模式、同步维度等关键控制位。0x4SRC源起始地址字节地址。0x8DST目的起始地址字节地址。0xCBCNT传输计数寄存器低16位为ACNT高16位为BCNT。0x10Reserved保留。0x14CCNT链接计数。用于3D传输或链式传输中帧的计数。0x18DSTBIDX目的B维度索引字节偏移。在1D同步传输中用于分隔同一帧内的不同数组。0x1CSRCBIDX源B维度索引字节偏移。0x20BCNTRLDBCNT重载值。当BCNT减到0时用于重载BCNT在链式或循环传输中。0x24LINK链接地址。指向下一个PaRAM条目的地址用于实现传输链。关键点PaRAM条目中的字段排列和OPT字段的位定义必须与TPTC所期望的TR数据包格式严格匹配。TPCC在提交TR时本质上就是将整个PaRAM条目的内容打包发送给TPTC。3.2 通道映射为事件分配“任务单”64个DMA通道和8个QDMA通道并不是硬连线到固定的PaRAM条目。这种灵活性通过通道映射寄存器TPCC_DCHMAPi和TPCC_QCHMAPj实现。DMA通道映射每个DMA通道0-63对应一个DCHMAP寄存器。其中的PAENTRY字段9位指定该通道使用PaRAM中的哪个条目0-127。当该道被触发时TPCC就去读取PAENTRY指定的那个条目生成TR。QDMA通道映射每个QDMA通道0-7对应一个QCHMAP寄存器。除了PAENTRY它还有一个TRWORD字段3位指向PaRAM条目内的特定“触发字”。当CPU通过IDMA向这个“触发字”所在的地址执行写入操作时就会自动触发一次QDMA传输。这种设计带来了巨大的配置灵活性。例如你可以让多个DMA通道响应不同外设事件共享同一套传输参数指向同一个PaRAM条目实现“多事件触发同一搬运任务”。也可以为同一个物理外设准备多套参数多个PaRAM条目通过动态修改通道映射来切换不同的传输模式。3.3 触发与同步机制如何启动一次传输TPCC支持三种DMA触发方式和两种QDMA触发方式这是EDMA灵活性的核心。DMA触发源优先级从高到低事件触发由外部外设如McBSP的TX/RX事件硬件信号置位事件寄存器TPCC_ER的相应位。前提是该通道的事件使能寄存器TPCC_EER对应位也已使能。这是最常用的实时触发方式。链式触发当某个传输完成时如果其PaRAM中设置了链使能TCCHEN并指定了一个完成码TCCTPCC会自动置位链事件寄存器TPCC_CER的对应位。无需使能直接触发。用于构建自动化的传输流水线。手动触发由CPU软件直接写事件置位寄存器TPCC_ESR的相应位。无需使能直接触发。用于软件主动发起传输。QDMA触发源自动触发当CPU使用IDMA向QCHMAP寄存器所定义的“触发字”地址执行写入时如果该QDMA通道已使能TPCC_QEER则自动触发一次传输。这是为CPU快速配置DMA而优化的“写即触发”模式。链接触发当对一个PaRAM条目执行链接更新Link Update操作且更新的地址匹配某个QDMA通道的QCHMAP设置时也会触发该QDMA通道。实操心得优先级与“踩坑”点理解DMA三种触发源的优先级非常重要。假设你为一个通道同时使能了外部事件和手动触发并且正在用链式传输。如果外部事件频繁发生它总是优先被响应可能导致你手动写入ESR的触发信号被“淹没”而得不到及时执行。在设计复杂传输链时需要仔细规划触发源避免冲突。 另外事件触发必须使能EER而链式和手动触发无需使能这个区别很容易在调试时被忽略。如果配置了外部事件但传输不启动第一个要检查的就是EER寄存器。3.4 传输类型与同步维度一维、二维与逻辑三维EDMA的传输几何结构由三个维度定义ACNT数组内字节数、BCNT每帧的数组数量、CCNT帧数。但硬件同步层面只支持到二维。1D同步传输每次触发一个同步事件传输一个数组ACNT个字节。这是最基本模式。例如每次ADC转换完成事件触发搬运一个采样点的数据假设ACNT4字节。地址更新完成一个数组后源/目的地址根据SRCBIDX/DSTBIDX更新指向下一个数组的起点。当一帧BCNT个数组传输完后地址再根据SRCCIDX/DSTCIDX更新到下一帧的起始数组。注意CIDX的参考点是上一帧的最后一个数组的起始地址。2D同步传输每次触发传输一整帧BCNT个数组每个数组ACNT字节。这适用于搬运一个完整的二维数据块比如一幅图像的一行。地址更新每传输完一帧源/目的地址直接根据SRCCIDX/DSTCIDX更新到下一帧的第一个数组的起始地址。BIDX在帧内各个数组间起间隔作用。如何实现逻辑上的3D传输通过链式Chaining功能。你可以配置一个2D传输搬运一帧在其完成时通过链式触发自动加载下一个PaRAM条目其中包含了更新后的源/目的地址以及新的BCNT/ACNT参数开始下一帧的传输。如此循环CCNT次就实现了三维数据块例如连续的多帧图像的搬运。CCNT的值通常存储在PaRAM的CCNT字段或通过链接计数控制。3.5 事件队列与调度算法TPCC内部有两个事件队列Q0和Q1每个队列可深度为16。其调度规则是理解EDMA实时行为的关键事件仲裁当多个DMA/QDMA事件同时到来时TPCC先用一个64:1的固定优先级编码器处理DMA事件通道号越小优先级越高再用一个4:1的编码器处理QDMA事件。DMA事件的优先级永远高于QDMA事件。队列服务高优先级的事件被放入事件队列等待。队列以FIFO方式服务。TPCC会优先将事件提交给空闲的TPTC。如果两个TPTC都空闲则优先服务Q0队列再服务Q1队列。旁路路径这是一个重要的优化。如果一个事件到达时它所属的事件队列和目标TPTC的通道都为空则该事件可以绕过队列直接进入PaRAM处理逻辑提交给TPTC。这减少了低负载时的调度延迟。但是如果TR总线/PaRAM处理逻辑正忙则无法使用旁路。4. TPTC深度解析高效执行引擎的运作细节TPTC是“干活”的单元它的设计目标是以最高效率执行TPCC下发的传输请求。4.1 内部结构与流水线TPTC内部包含多组寄存器以实现流水线操作这是其高性能的保障程序寄存器组用于接收和存储来自TPCC的新TR。它只是一个缓冲TPTC不会修改它。源活动寄存器组跟踪当前正在执行的读操作的实时状态包括下一个要读取的源地址SRC、剩余的字节数CNT等。目的FIFO寄存器组跟踪当前正在执行或排队等待的写操作的实时状态。之所以需要独立的“FIFO”寄存器组是因为读写可以并行。当源端已经开始读取下一个TR的数据时目的端可能还在处理上一个TR的写入。TPTC0支持4级这样的读写流水线TPTC1支持2级。传输流程TPCC将TR写入TPTC的程序寄存器组。当TPTC的源活动寄存器组空闲时程序寄存器组的内容被加载到源活动寄存器组和目的FIFO寄存器组。读控制器根据源活动寄存器组的SRC和CNT以64字节为突发单位通过本地互连接口发起读操作数据存入通道FIFO。写控制器根据目的FIFO寄存器组的DST和CNT从通道FIFO取出数据以64字节为突发单位发起写操作。读写过程中SRC、DST、CNT等字段会实时更新。当一个数组ACNT传输完成CNT.ACNT会从CNTRLD重载地址根据BIDX更新。当一帧BCNT个数组传输完成地址根据CIDX更新。整个TR可能包含多个数组完成后TPTC通过完成接口通知TPCC。4.2 传输完成与中断/链式反馈传输完成是EDMA与CPU或其他通道交互的关键节点。完成码TCC在PaRAM的OPT字段中有一个6位的传输完成码TCC位17:12。这是一个用户自定义的标签。完成使能OPT字段中还有两个关键位TCINTEN置1表示该传输完成时需要产生一个中断。TCCHEN置1表示该传输完成时需要产生一个链式事件。完成检测与映射当TPTC完成一个TR它会将TCC值发送回TPCC。TPCC根据这个TCC值去设置一个64位的中断挂起寄存器IPR的对应位和/或设置链事件寄存器CER的对应。中断产生如果TCINTEN1且CPU使能了IPR中该位对应的中断线通过IER寄存器则CPU会收到一个EDMA中断。CPU查询IPR即可知道是哪个TCC对应的传输完成了。链式触发如果TCCHEN1TPCC会查找CER中对应TCC的位如果该位映射到了某个DMA通道通过CER到通道的映射则会触发那个通道的下一次传输。这里的关键是TCC与通道号没有固定关系。你可以让通道0的传输完成去触发通道1的传输只需将通道0的TCC设为X并配置通道1由链事件X触发即可。这提供了极大的灵活性。注意事项理解“活动”与“完成”TPTC内部有多个状态位PROGBUSY,SRCACTV,DSTACTV,WSACTV来指示寄存器组的忙闲状态。一个常见的误解是“DSTACTV变空闲就代表传输完成”。实际上传输完成的定义是整个TR的所有数据都已从源端读出并写入目的端。TPTC会在此时置位TRDONE状态并发送完成信息。在调试时应依赖TPCC的中断或链式事件来确认传输完成而不是轮询TPTC的DSTACTV。5. DMA vs QDMA两种配置哲学DMA和QDMA在传输能力上没有区别它们的核心差异在于触发方式和配置哲学。DMA通道需要显式配置。你通过CPU写一系列寄存器来设置PaRAM条目然后通过写ESR手动、等待外部事件或链式事件来触发。适用于周期性、事件驱动的传输比如外设数据收发。QDMA通道隐式触发。你仍然需要配置PaRAM条目但触发是通过CPU向一个特定的“触发字”地址执行一次IDMA写入操作来实现的。这个写入操作本身的数据内容不重要重要的是写入这个动作和地址。QDMA的映射寄存器QCHMAP就是用来定义这个“触发地址”的。QDMA的优势场景 假设你需要频繁地、动态地发起一些小的、零散的DMA传输。如果使用传统DMA每次都需要1) 配置PaRAM可能多个寄存器2) 手动触发写ESR。步骤较多。 使用QDMA你可以1) 预先配置好PaRAM2) 当需要触发时只需用IDMA向QCHMAP定义的地址执行一次写入。IDMA是CPU内部的高效数据搬运器这次写入本身很快。这特别适合CPU需要主动、快速发起DMA传输的场景能减少CPU的配置开销。选择建议固定模式、外设驱动的传输 - 用DMA配置好事件触发一劳永逸。CPU主动、不规则发起的传输 - 考虑QDMA简化触发流程。6. 实战配置指南与常见问题排查6.1 一个典型的1D同步DMA传输配置流程假设我们需要配置DMA通道10每当UART收到数据事件19时将数据从UART接收缓冲区地址0x4806A000搬运到内存中的一块区域地址0x80000000每次搬运4字节ACNT4共搬运100次BCNT100构成一帧。选择并配置PaRAM条目假设我们使用PaRAM条目5。写TPCC_DCHMAP10设置PAENTRY 5将通道10映射到条目5。配置PaRAM条目5OPT设置源/目的地址模式为递增同步维度为1D根据需求设置TCC例如0x01并决定是否使能中断(TCINTEN)或链(TCCHEN)。SRC 0x4806A000 (UART DRR寄存器地址)DST 0x80000000BCNT 0x0064 (高16位BCNT1? 这里注意对于1D同步每次触发搬一个数组(ACNT)但PaRAM中的BCNT字段实际包含ACNT和BCNT。通常寄存器是CNT其低16位是ACNT高16位是BCNT。所以这里CNT (1 16) | 4不对。需要澄清在1D同步下每次触发传输ACNT字节但PaRAM中的BCNT字段指的是每帧中的数组个数。对于简单的连续搬运100次我们可以设置ACNT4, BCNT100并使用1D同步。这样每次事件触发搬运4字节需要触发100次才能搬完一帧。或者我们也可以使用2D同步设置ACNT4, BCNT100这样一次触发就搬运400字节。这里以1D同步为例。)更准确的配置ACNT4,BCNT100。CNT寄存器值应为 (100 16) | 4 0x00640004。SRCBIDX 4 (每次数组搬运后源地址递增4字节指向UART DRR寄存器对于外设FIFO地址通常设为0但UART DRR是只读寄存器读操作不会自动递增硬件指针所以源地址应固定这里是个关键点。对于外设寄存器作为源地址模式通常设为“常量”SAM常数地址SRCBIDX0。)DSTBIDX 4 (每次数组搬运后目的地址递增4字节在内存中连续存放)。配置触发写TPCC_EER使能通道10的事件设置bit 10为1。确认外部事件19已经正确路由到DMA通道10这通常由系统集成或引脚复用寄存器控制需要查阅具体芯片手册。启动传输外部事件UART接收数据发生时TPCC的ER[10]被置位。由于EER[10]已使能该事件被识别为一次传输同步。TPCC读取PaRAM条目5生成TR提交给TPTC执行。每次事件触发搬运4字节。100次事件后完成400字节的搬运。6.2 常见问题与排查技巧实录问题1配置了DMA但传输从未启动。检查清单事件使能了吗这是最常见错误。确认TPCC_EER对应通道位已置1。事件来了吗查看TPCC_ER寄存器对应位是否被置位。如果没有问题可能出在外部事件源或事件路由上。通道映射正确吗确认TPCC_DCHMAPx中的PAENTRY指向了一个已正确配置的PaRAM条目。PaRAM配置正确吗特别是OPT字段中的同步类型、地址模式等。使用调试器或内存查看工具检查PaRAM区域的内容。TPTC忙吗检查TPTC的状态寄存器TPTCj_TCSTAT看PROGBUSY,SRCACTV,DSTACTV是否都为0空闲。如果TPTC一直忙可能是前一个传输卡住了。问题2传输启动了但数据搬运错了位置或数量不对。检查清单地址和索引仔细核对SRC,DST,SRCBIDX,DSTBIDX,SRCCIDX,DSTCIDX。确保索引值的单位是字节。一个常见错误是将数组元素个数当成了字节偏移。计数寄存器CNT寄存器是BCNT和ACNT的组合。确认ACNT低16位和BCNT高16位的值符合预期。ACNT是每个数组的字节数。同步维度确认OPT中的同步类型1D/2D与你的BCNT设置匹配。如果你期望每次触发搬一个数组ACNT应使用1D同步。如果你期望每次触发搬一整帧BCNT*ACNT应使用2D同步。问题3使用了链式触发但后续传输没有自动启动。检查清单前一个传输的TCC设置了吗确保前一个传输的PaRAM中OPT.TCC字段设置了一个值例如0x01。前一个传输的链使能打开了吗确保OPT.TCCHEN位为1。后一个通道的触发配置正确吗后一个通道必须配置为由链事件触发并且其链事件使能寄存器TPCC_CER中对应TCC的位应该被映射到该通道通常通过TPCC_CER和TPCC_CERH寄存器配置但具体映射方式需查手册。简单说你需要告诉TPCC“当TCC为0x01的传输完成时去触发通道Y”。TCC冲突了吗确保你使用的TCC值是唯一的或者你清楚多个通道共享同一个TCC时的链式触发行为。问题4使能了传输完成中断但CPU收不到中断。检查清单TPCC级别使能了吗确保传输的PaRAM中OPT.TCINTEN1。中断挂起了吗传输完成后查看TPCC_IPR寄存器对应TCC的位是否被置1。如果没有说明TPTC未正确发送完成信号或TPCC未正确处理。CPU中断使能了吗TPCC_IPR置位只是TPCC内部挂起。你还需要在TPCC的中断使能寄存器TPCC_IER中使能该中断位并且确保该中断线已连接到CPU并被CPU全局使能。中断服务程序ISR清除了中断吗在ISR中必须向TPCC_ICR寄存器写入相应的值来清除IPR中的挂起位否则会持续产生中断。问题5使用QDMA时向触发字地址写数据后没有触发传输。检查清单QDMA通道使能了吗检查TPCC_QEER寄存器对应位。触发字地址写对了吗确认CPU写入的地址与TPCC_QCHMAPj寄存器中定义的地址完全匹配。这个地址是PaRAM基地址 PAENTRY * 32 TRWORD * 4。使用的是IDMA吗QDMA的自动触发通常要求使用IDMA内部DMA进行写入而不是普通的CPU存储指令。确认你的写操作是通过IDMA通道0发起的。掌握以上原理和排查思路你就能驾驭IVA2.2中这套强大的EDMA系统让它成为你嵌入式应用数据处理的得力助手将CPU从繁重的数据搬运中彻底解放出来。
深入解析TI IVA2.2 EDMA架构：TPCC与TPTC协同工作原理
发布时间：2026/7/19 8:25:13
1. 项目概述从CPU的“搬运工”到自主的“物流系统”在嵌入式系统开发尤其是涉及大量数据搬移的应用比如视频编解码、音频处理、高速数据采集中CPU如果亲自去处理每一个字节的搬运就像让公司的CEO去楼下收发室取快递效率低下且严重浪费核心资源。直接内存访问DMA技术就是为了解决这个问题而生的。它本质上是在系统内部建立了一个独立的“物流部门”——DMA控制器。这个部门有自己的一套指令传输参数和运输车队通道一旦接到任务触发事件就能独立完成从仓库A源地址到仓库B目的地址的货物数据搬运全程无需CEOCPU插手只在任务开始和结束时打个招呼即可。然而随着系统复杂度提升简单的DMA控制器就像只有一个调度员和几辆卡车的物流站难以应对多线路、高并发、带复杂装卸规则如二维数组搬运、乒乓缓冲的现代需求。德州仪器TI在其高性能多媒体处理器如基于C64x DSP核的IVA2.2子系统中引入的增强型DMAEDMA架构特别是其核心的第三方通道控制器TPCC和传输控制器TPTC就是将这个“物流站”升级为了一个智能化的“现代物流中心”。TPCC就是这个中心的“智能调度中心”负责接收订单事件、分配任务通道、规划路线参数集而TPTC则是具体执行运输任务的“自动化车队”。理解这两者的协同工作原理是解锁嵌入式系统极致数据吞吐性能的关键。2. EDMA架构总览TPCC与TPTC的分工与协作在IVA2.2子系统中EDMA并非一个单一模块而是一个由TPCC和两个TPTC实例TPTC0和TPTC1组成的子系统。这种架构体现了清晰的责任分离思想。TPCCThird-Party Channel Controller它是用户CPU或其它主设备的接口和总调度器。你可以把它想象成物流中心的“客服与调度台”。它的核心职责包括通道管理提供多达64个DMA逻辑通道和8个QDMA通道每个通道可以独立响应不同的事件。参数管理维护一个包含128个条目的参数RAMPaRAM。每个条目都是一个完整的“运输任务单”详细定义了源地址、目的地址、传输数量ACNT, BCNT、地址索引步长等所有上下文信息。事件处理接收并仲裁来自外部外设如McBSP的发送/接收事件、软件手动写入或链式完成等多种触发信号决定哪个传输请求TR优先被执行。队列调度拥有两个事件队列Q0和Q1用于缓存等待处理的传输请求并按照优先级进行调度提交给下游空闲的TPTC。TPTCThird-Party Transfer Controller它是实际的“运输车队”。一旦从TPCC接收到一个“运输任务单”TR数据包TPTC就会接管后续所有具体的“装卸货”操作。它的核心组件包括程序寄存器组接收并暂存来自TPCC的新传输请求。源/目的活动寄存器组分别跟踪当前正在执行的读操作从源地址取数据和写操作向目的地址存数据的实时状态。通道FIFO作为数据中转缓冲区暂存从源端读取但尚未写入目的端的数据解耦读写速度实现流水线操作。读/写控制器及本地互连接口负责生成符合总线协议的高效读写命令以64字节为突发传输单位进行数据搬运。它们之间的协作流程可以概括为事件触发 - TPCC仲裁并锁定对应PaRAM条目 - 生成TR包 - 提交给空闲的TPTC - TPTC执行传输 - 完成后通过完成接口通知TPCC - TPCC可能触发链式事件或中断。这个流程完全在硬件层面自动完成CPU仅在初始配置和最终处理中断时参与。2.1 核心硬件参数解读在深入细节前了解一些关键的硬件固定参数有助于建立直观认识。根据技术文档IVA2.2的EDMA子系统有如下关键规格模块参数值说明TPTCTPTC0 FIFO 大小256 字节用于缓存传输中的数据TPTC0的缓冲区更大。TPTC1 FIFO 大小128 字节TPTC1的缓冲区较小。数据总线宽度64 位每次通过本地互连读写的数据宽度是8字节。TPTC0 TR流水线深度4TPTC0可以同时处理最多4个传输请求的读操作。TPTC1 TR流水线深度2TPTC1可以同时处理最多2个传输请求的读操作。突发传输大小64 字节与总线架构相关是优化的传输单元。TPCCDMA通道数量64支持64个由事件/手动/链式触发的标准通道。QDMA通道数量8支持8个由特定内存写入自动触发的快速通道。PaRAM条目数128可以存储128套完整的传输参数集。事件队列数量2两个优先级队列Q0和Q1。TPTC实例数量2两个并行的传输控制器。注意TR流水线深度决定了在一个传输通道中源端控制器可以提前处理多少个后续传输请求的读操作而无需等待目的端控制器完成前一个请求的写操作。这直接影响系统的数据吞吐能力和延迟隐藏效果。TPTC0深度为4性能通常优于TPTC1。3. TPCC深度解析智能调度中心的工作原理TPCC是整个EDMA系统的“大脑”其复杂性体现在灵活的通道映射、多种触发机制和高效的调度算法上。3.1 PaRAM传输任务的“蓝图库”PaRAM是TPCC的核心存储单元共有128个条目每个条目占8个32位字32字节。这128个条目被划分为三种用途DMA条目最多64个对应64个DMA通道。每个通道固定或动态映射到一个PaRAM条目。QDMA条目最多8个对应8个QDMA通道。链接条目剩余的条目128 - 64 - 8 56个可用作“链接”条目用于实现参数集的自动重载构建复杂的链式或循环传输。一个典型的PaRAM条目结构如下表所示以字节地址偏移表示偏移量名称描述0x0OPT选项字。包含传输完成码(TCC)、中断使能、链使能、源/目的地址模式、同步维度等关键控制位。0x4SRC源起始地址字节地址。0x8DST目的起始地址字节地址。0xCBCNT传输计数寄存器低16位为ACNT高16位为BCNT。0x10Reserved保留。0x14CCNT链接计数。用于3D传输或链式传输中帧的计数。0x18DSTBIDX目的B维度索引字节偏移。在1D同步传输中用于分隔同一帧内的不同数组。0x1CSRCBIDX源B维度索引字节偏移。0x20BCNTRLDBCNT重载值。当BCNT减到0时用于重载BCNT在链式或循环传输中。0x24LINK链接地址。指向下一个PaRAM条目的地址用于实现传输链。关键点PaRAM条目中的字段排列和OPT字段的位定义必须与TPTC所期望的TR数据包格式严格匹配。TPCC在提交TR时本质上就是将整个PaRAM条目的内容打包发送给TPTC。3.2 通道映射为事件分配“任务单”64个DMA通道和8个QDMA通道并不是硬连线到固定的PaRAM条目。这种灵活性通过通道映射寄存器TPCC_DCHMAPi和TPCC_QCHMAPj实现。DMA通道映射每个DMA通道0-63对应一个DCHMAP寄存器。其中的PAENTRY字段9位指定该通道使用PaRAM中的哪个条目0-127。当该道被触发时TPCC就去读取PAENTRY指定的那个条目生成TR。QDMA通道映射每个QDMA通道0-7对应一个QCHMAP寄存器。除了PAENTRY它还有一个TRWORD字段3位指向PaRAM条目内的特定“触发字”。当CPU通过IDMA向这个“触发字”所在的地址执行写入操作时就会自动触发一次QDMA传输。这种设计带来了巨大的配置灵活性。例如你可以让多个DMA通道响应不同外设事件共享同一套传输参数指向同一个PaRAM条目实现“多事件触发同一搬运任务”。也可以为同一个物理外设准备多套参数多个PaRAM条目通过动态修改通道映射来切换不同的传输模式。3.3 触发与同步机制如何启动一次传输TPCC支持三种DMA触发方式和两种QDMA触发方式这是EDMA灵活性的核心。DMA触发源优先级从高到低事件触发由外部外设如McBSP的TX/RX事件硬件信号置位事件寄存器TPCC_ER的相应位。前提是该通道的事件使能寄存器TPCC_EER对应位也已使能。这是最常用的实时触发方式。链式触发当某个传输完成时如果其PaRAM中设置了链使能TCCHEN并指定了一个完成码TCCTPCC会自动置位链事件寄存器TPCC_CER的对应位。无需使能直接触发。用于构建自动化的传输流水线。手动触发由CPU软件直接写事件置位寄存器TPCC_ESR的相应位。无需使能直接触发。用于软件主动发起传输。QDMA触发源自动触发当CPU使用IDMA向QCHMAP寄存器所定义的“触发字”地址执行写入时如果该QDMA通道已使能TPCC_QEER则自动触发一次传输。这是为CPU快速配置DMA而优化的“写即触发”模式。链接触发当对一个PaRAM条目执行链接更新Link Update操作且更新的地址匹配某个QDMA通道的QCHMAP设置时也会触发该QDMA通道。实操心得优先级与“踩坑”点理解DMA三种触发源的优先级非常重要。假设你为一个通道同时使能了外部事件和手动触发并且正在用链式传输。如果外部事件频繁发生它总是优先被响应可能导致你手动写入ESR的触发信号被“淹没”而得不到及时执行。在设计复杂传输链时需要仔细规划触发源避免冲突。 另外事件触发必须使能EER而链式和手动触发无需使能这个区别很容易在调试时被忽略。如果配置了外部事件但传输不启动第一个要检查的就是EER寄存器。3.4 传输类型与同步维度一维、二维与逻辑三维EDMA的传输几何结构由三个维度定义ACNT数组内字节数、BCNT每帧的数组数量、CCNT帧数。但硬件同步层面只支持到二维。1D同步传输每次触发一个同步事件传输一个数组ACNT个字节。这是最基本模式。例如每次ADC转换完成事件触发搬运一个采样点的数据假设ACNT4字节。地址更新完成一个数组后源/目的地址根据SRCBIDX/DSTBIDX更新指向下一个数组的起点。当一帧BCNT个数组传输完后地址再根据SRCCIDX/DSTCIDX更新到下一帧的起始数组。注意CIDX的参考点是上一帧的最后一个数组的起始地址。2D同步传输每次触发传输一整帧BCNT个数组每个数组ACNT字节。这适用于搬运一个完整的二维数据块比如一幅图像的一行。地址更新每传输完一帧源/目的地址直接根据SRCCIDX/DSTCIDX更新到下一帧的第一个数组的起始地址。BIDX在帧内各个数组间起间隔作用。如何实现逻辑上的3D传输通过链式Chaining功能。你可以配置一个2D传输搬运一帧在其完成时通过链式触发自动加载下一个PaRAM条目其中包含了更新后的源/目的地址以及新的BCNT/ACNT参数开始下一帧的传输。如此循环CCNT次就实现了三维数据块例如连续的多帧图像的搬运。CCNT的值通常存储在PaRAM的CCNT字段或通过链接计数控制。3.5 事件队列与调度算法TPCC内部有两个事件队列Q0和Q1每个队列可深度为16。其调度规则是理解EDMA实时行为的关键事件仲裁当多个DMA/QDMA事件同时到来时TPCC先用一个64:1的固定优先级编码器处理DMA事件通道号越小优先级越高再用一个4:1的编码器处理QDMA事件。DMA事件的优先级永远高于QDMA事件。队列服务高优先级的事件被放入事件队列等待。队列以FIFO方式服务。TPCC会优先将事件提交给空闲的TPTC。如果两个TPTC都空闲则优先服务Q0队列再服务Q1队列。旁路路径这是一个重要的优化。如果一个事件到达时它所属的事件队列和目标TPTC的通道都为空则该事件可以绕过队列直接进入PaRAM处理逻辑提交给TPTC。这减少了低负载时的调度延迟。但是如果TR总线/PaRAM处理逻辑正忙则无法使用旁路。4. TPTC深度解析高效执行引擎的运作细节TPTC是“干活”的单元它的设计目标是以最高效率执行TPCC下发的传输请求。4.1 内部结构与流水线TPTC内部包含多组寄存器以实现流水线操作这是其高性能的保障程序寄存器组用于接收和存储来自TPCC的新TR。它只是一个缓冲TPTC不会修改它。源活动寄存器组跟踪当前正在执行的读操作的实时状态包括下一个要读取的源地址SRC、剩余的字节数CNT等。目的FIFO寄存器组跟踪当前正在执行或排队等待的写操作的实时状态。之所以需要独立的“FIFO”寄存器组是因为读写可以并行。当源端已经开始读取下一个TR的数据时目的端可能还在处理上一个TR的写入。TPTC0支持4级这样的读写流水线TPTC1支持2级。传输流程TPCC将TR写入TPTC的程序寄存器组。当TPTC的源活动寄存器组空闲时程序寄存器组的内容被加载到源活动寄存器组和目的FIFO寄存器组。读控制器根据源活动寄存器组的SRC和CNT以64字节为突发单位通过本地互连接口发起读操作数据存入通道FIFO。写控制器根据目的FIFO寄存器组的DST和CNT从通道FIFO取出数据以64字节为突发单位发起写操作。读写过程中SRC、DST、CNT等字段会实时更新。当一个数组ACNT传输完成CNT.ACNT会从CNTRLD重载地址根据BIDX更新。当一帧BCNT个数组传输完成地址根据CIDX更新。整个TR可能包含多个数组完成后TPTC通过完成接口通知TPCC。4.2 传输完成与中断/链式反馈传输完成是EDMA与CPU或其他通道交互的关键节点。完成码TCC在PaRAM的OPT字段中有一个6位的传输完成码TCC位17:12。这是一个用户自定义的标签。完成使能OPT字段中还有两个关键位TCINTEN置1表示该传输完成时需要产生一个中断。TCCHEN置1表示该传输完成时需要产生一个链式事件。完成检测与映射当TPTC完成一个TR它会将TCC值发送回TPCC。TPCC根据这个TCC值去设置一个64位的中断挂起寄存器IPR的对应位和/或设置链事件寄存器CER的对应。中断产生如果TCINTEN1且CPU使能了IPR中该位对应的中断线通过IER寄存器则CPU会收到一个EDMA中断。CPU查询IPR即可知道是哪个TCC对应的传输完成了。链式触发如果TCCHEN1TPCC会查找CER中对应TCC的位如果该位映射到了某个DMA通道通过CER到通道的映射则会触发那个通道的下一次传输。这里的关键是TCC与通道号没有固定关系。你可以让通道0的传输完成去触发通道1的传输只需将通道0的TCC设为X并配置通道1由链事件X触发即可。这提供了极大的灵活性。注意事项理解“活动”与“完成”TPTC内部有多个状态位PROGBUSY,SRCACTV,DSTACTV,WSACTV来指示寄存器组的忙闲状态。一个常见的误解是“DSTACTV变空闲就代表传输完成”。实际上传输完成的定义是整个TR的所有数据都已从源端读出并写入目的端。TPTC会在此时置位TRDONE状态并发送完成信息。在调试时应依赖TPCC的中断或链式事件来确认传输完成而不是轮询TPTC的DSTACTV。5. DMA vs QDMA两种配置哲学DMA和QDMA在传输能力上没有区别它们的核心差异在于触发方式和配置哲学。DMA通道需要显式配置。你通过CPU写一系列寄存器来设置PaRAM条目然后通过写ESR手动、等待外部事件或链式事件来触发。适用于周期性、事件驱动的传输比如外设数据收发。QDMA通道隐式触发。你仍然需要配置PaRAM条目但触发是通过CPU向一个特定的“触发字”地址执行一次IDMA写入操作来实现的。这个写入操作本身的数据内容不重要重要的是写入这个动作和地址。QDMA的映射寄存器QCHMAP就是用来定义这个“触发地址”的。QDMA的优势场景 假设你需要频繁地、动态地发起一些小的、零散的DMA传输。如果使用传统DMA每次都需要1) 配置PaRAM可能多个寄存器2) 手动触发写ESR。步骤较多。 使用QDMA你可以1) 预先配置好PaRAM2) 当需要触发时只需用IDMA向QCHMAP定义的地址执行一次写入。IDMA是CPU内部的高效数据搬运器这次写入本身很快。这特别适合CPU需要主动、快速发起DMA传输的场景能减少CPU的配置开销。选择建议固定模式、外设驱动的传输 - 用DMA配置好事件触发一劳永逸。CPU主动、不规则发起的传输 - 考虑QDMA简化触发流程。6. 实战配置指南与常见问题排查6.1 一个典型的1D同步DMA传输配置流程假设我们需要配置DMA通道10每当UART收到数据事件19时将数据从UART接收缓冲区地址0x4806A000搬运到内存中的一块区域地址0x80000000每次搬运4字节ACNT4共搬运100次BCNT100构成一帧。选择并配置PaRAM条目假设我们使用PaRAM条目5。写TPCC_DCHMAP10设置PAENTRY 5将通道10映射到条目5。配置PaRAM条目5OPT设置源/目的地址模式为递增同步维度为1D根据需求设置TCC例如0x01并决定是否使能中断(TCINTEN)或链(TCCHEN)。SRC 0x4806A000 (UART DRR寄存器地址)DST 0x80000000BCNT 0x0064 (高16位BCNT1? 这里注意对于1D同步每次触发搬一个数组(ACNT)但PaRAM中的BCNT字段实际包含ACNT和BCNT。通常寄存器是CNT其低16位是ACNT高16位是BCNT。所以这里CNT (1 16) | 4不对。需要澄清在1D同步下每次触发传输ACNT字节但PaRAM中的BCNT字段指的是每帧中的数组个数。对于简单的连续搬运100次我们可以设置ACNT4, BCNT100并使用1D同步。这样每次事件触发搬运4字节需要触发100次才能搬完一帧。或者我们也可以使用2D同步设置ACNT4, BCNT100这样一次触发就搬运400字节。这里以1D同步为例。)更准确的配置ACNT4,BCNT100。CNT寄存器值应为 (100 16) | 4 0x00640004。SRCBIDX 4 (每次数组搬运后源地址递增4字节指向UART DRR寄存器对于外设FIFO地址通常设为0但UART DRR是只读寄存器读操作不会自动递增硬件指针所以源地址应固定这里是个关键点。对于外设寄存器作为源地址模式通常设为“常量”SAM常数地址SRCBIDX0。)DSTBIDX 4 (每次数组搬运后目的地址递增4字节在内存中连续存放)。配置触发写TPCC_EER使能通道10的事件设置bit 10为1。确认外部事件19已经正确路由到DMA通道10这通常由系统集成或引脚复用寄存器控制需要查阅具体芯片手册。启动传输外部事件UART接收数据发生时TPCC的ER[10]被置位。由于EER[10]已使能该事件被识别为一次传输同步。TPCC读取PaRAM条目5生成TR提交给TPTC执行。每次事件触发搬运4字节。100次事件后完成400字节的搬运。6.2 常见问题与排查技巧实录问题1配置了DMA但传输从未启动。检查清单事件使能了吗这是最常见错误。确认TPCC_EER对应通道位已置1。事件来了吗查看TPCC_ER寄存器对应位是否被置位。如果没有问题可能出在外部事件源或事件路由上。通道映射正确吗确认TPCC_DCHMAPx中的PAENTRY指向了一个已正确配置的PaRAM条目。PaRAM配置正确吗特别是OPT字段中的同步类型、地址模式等。使用调试器或内存查看工具检查PaRAM区域的内容。TPTC忙吗检查TPTC的状态寄存器TPTCj_TCSTAT看PROGBUSY,SRCACTV,DSTACTV是否都为0空闲。如果TPTC一直忙可能是前一个传输卡住了。问题2传输启动了但数据搬运错了位置或数量不对。检查清单地址和索引仔细核对SRC,DST,SRCBIDX,DSTBIDX,SRCCIDX,DSTCIDX。确保索引值的单位是字节。一个常见错误是将数组元素个数当成了字节偏移。计数寄存器CNT寄存器是BCNT和ACNT的组合。确认ACNT低16位和BCNT高16位的值符合预期。ACNT是每个数组的字节数。同步维度确认OPT中的同步类型1D/2D与你的BCNT设置匹配。如果你期望每次触发搬一个数组ACNT应使用1D同步。如果你期望每次触发搬一整帧BCNT*ACNT应使用2D同步。问题3使用了链式触发但后续传输没有自动启动。检查清单前一个传输的TCC设置了吗确保前一个传输的PaRAM中OPT.TCC字段设置了一个值例如0x01。前一个传输的链使能打开了吗确保OPT.TCCHEN位为1。后一个通道的触发配置正确吗后一个通道必须配置为由链事件触发并且其链事件使能寄存器TPCC_CER中对应TCC的位应该被映射到该通道通常通过TPCC_CER和TPCC_CERH寄存器配置但具体映射方式需查手册。简单说你需要告诉TPCC“当TCC为0x01的传输完成时去触发通道Y”。TCC冲突了吗确保你使用的TCC值是唯一的或者你清楚多个通道共享同一个TCC时的链式触发行为。问题4使能了传输完成中断但CPU收不到中断。检查清单TPCC级别使能了吗确保传输的PaRAM中OPT.TCINTEN1。中断挂起了吗传输完成后查看TPCC_IPR寄存器对应TCC的位是否被置1。如果没有说明TPTC未正确发送完成信号或TPCC未正确处理。CPU中断使能了吗TPCC_IPR置位只是TPCC内部挂起。你还需要在TPCC的中断使能寄存器TPCC_IER中使能该中断位并且确保该中断线已连接到CPU并被CPU全局使能。中断服务程序ISR清除了中断吗在ISR中必须向TPCC_ICR寄存器写入相应的值来清除IPR中的挂起位否则会持续产生中断。问题5使用QDMA时向触发字地址写数据后没有触发传输。检查清单QDMA通道使能了吗检查TPCC_QEER寄存器对应位。触发字地址写对了吗确认CPU写入的地址与TPCC_QCHMAPj寄存器中定义的地址完全匹配。这个地址是PaRAM基地址 PAENTRY * 32 TRWORD * 4。使用的是IDMA吗QDMA的自动触发通常要求使用IDMA内部DMA进行写入而不是普通的CPU存储指令。确认你的写操作是通过IDMA通道0发起的。掌握以上原理和排查思路你就能驾驭IVA2.2中这套强大的EDMA系统让它成为你嵌入式应用数据处理的得力助手将CPU从繁重的数据搬运中彻底解放出来。
