1. 项目概述为什么嵌入式开发者必须掌握μDMA在嵌入式开发的战场上性能与效率是永恒的追求。当你需要处理来自UART的串口数据流、驱动SPI接口的TFT屏幕、或是搬运ADC采集的海量样本时如果让CPU亲自上阵一个字节一个字节地搬运无异于让将军去扛沙包——不仅大材小用整个系统的响应也会陷入泥潭。这时DMA直接内存访问技术就成了你的“后勤部长”它能在外设和内存之间建立一条直达高速公路让数据自主、高效地流动彻底解放CPU。而德州仪器TI在其Cortex-M系列微控制器中集成的μDMA控制器更是将DMA的灵活性与智能化提升到了一个新的高度。它不仅仅是一个简单的数据搬运工更像是一个配备了智能调度系统的物流中心。与许多其他厂商提供的、功能相对固定的DMA控制器不同μDMA引入了可编程的控制结构、多种高级传输模式如乒乓、分散-聚集让开发者能够根据具体的数据流特性精细地定制传输行为。理解并熟练运用μDMA意味着你能在资源受限的嵌入式环境中设计出响应更及时、吞吐量更大、功耗更低的系统。无论是实现零拷贝的网络协议栈还是构建高保真的音频处理流水线μDMA都是你工具箱里不可或缺的利器。本文将从其最核心的控制结构入手层层深入直到解析那些让复杂数据传输变得优雅的高级模式。2. μDMA核心架构与寄存器精解要驾驭μDMA首先得理解它的大脑和神经中枢——通道控制结构和寄存器组。许多开发者初次接触时容易把DMA想象成一个简单的、由寄存器直接配置的模块。但μDMA的设计哲学更倾向于“描述符驱动”它将传输的详细指令源地址、目标地址、传输量、模式等存放在系统内存的一张表格里控制器只是按图索骥地执行。这种设计带来了极大的灵活性。2.1 通道控制结构传输任务的“蓝图”μDMA的每个通道都拥有两份独立的“任务蓝图”称为主控制结构和备用控制结构。它们被组织在系统内存的一块区域称为通道控制表。这份表格的基地址由软件指定给了开发者放置它的自由。表1通道控制表内存布局示例偏移量通道结构类型0x0通道 0主结构0x10通道 1主结构.........0x1F0通道 31主结构0x200通道 0备用结构0x210通道 1备用结构.........0x3F0通道 31备用结构每个控制结构条目都严格对齐在16字节边界上包含四个32位字共16字节其布局如下表2单个控制结构条目详解偏移量名称描述与关键操作要点0x000源结束指针 (SRCENDP)指向传输源区域的最后一个地址包含。这是μDMA设计中的一个关键点与某些DMA控制器使用“起始地址数量”的模式不同。如果源地址不递增例如从一个固定的外设数据寄存器读取那么这个指针就直接指向该寄存器地址本身。0x004目标结束指针 (DSTENDP)指向传输目标区域的最后一个地址包含。规则与源结束指针相同用于非递增目标如写入外设寄存器。0x008控制字 (CHCTL)传输任务的核心配置。包含数据大小、地址增量、仲裁大小、传输模式等。特别注意在每次传输完成后控制器会修改此字段例如将传输计数减至0模式改为停止。因此在启动下一次传输前软件必须重新配置此控制字否则通道将无法工作。0x00C保留必须写入0。实操心得理解“结束指针”与传输计数初看“结束指针”可能有些反直觉。假设你要从内存地址0x2000_0000传输100个字节到0x2000_1000。如果数据宽度是8位字节且地址递增那么源结束指针 0x2000_0000 (100 - 1) 0x2000_0063目标结束指针 0x2000_1000 (100 - 1) 0x2000_1063 控制字中的XFERSIZE字段应设置为99因为它是“传输数量减1”。控制器内部逻辑会利用结束指针和地址增量来自动计算传输边界。对于不递增的外设地址指针就是外设寄存器的固定地址XFERSIZE则决定了访问该寄存器的次数。2.2 关键寄存器控制器的“开关与状态灯”除了内存中的控制结构μDMA控制器本身还有一组内存映射寄存器用于全局配置、通道开关和触发控制。它们的基地址通常是固定的例如0x400F.F000。1. 通道使能寄存器 (DMA_ENASET / DMA_ENACLR)这是启动传输的第一步。向DMA_ENASET寄存器的特定位写1使能对应通道。一个常见的误区是使能通道后传输就会立即开始——并非如此。使能只是让通道进入“待命”状态等待传输请求来自外设或软件。传输完成后控制器会自动清除该通道的使能位。如果你想手动停止一个进行中的传输可以向DMA_ENACLR寄存器写1。2. 软件请求寄存器 (DMA_SWREQ)用于通过软件手动触发一次DMA传输。向该寄存器的特定位写1就会向对应通道发出一个传输请求。关键点对于软件触发的传输必须使用“自动模式”(Auto Mode)否则可能无法完成全部数据的传输原因在传输模式章节详述。3. 使用突发传输设置寄存器 (DMA_USEBURSTSET)这个寄存器用于优化总线利用率。当对应位被设置后μDMA控制器将仅执行由控制字中ARBSIZE字段定义的突发传输数量。这对于某些有固定突发传输需求的外设是好事但对于像UART这样数据流不固定的外设TI官方不建议启用此功能因为它可能导致FIFO中残留少量数据无法及时传出。4. 错误清除寄存器 (DMA_ERRCLR)当DMA传输过程中发生总线错误或内存保护错误时控制器会停止该通道并产生一个错误中断。软件可以通过读取DMA_ERRCLR寄存器来检查ERRCLR位判断是否有错误发生并通过向该位写1来清除错误标志。避坑指南寄存器访问时序在访问任何μDMA模块寄存器之前必须确保其模块时钟已被使能并且使能后需要等待至少3个系统时钟周期。这是一个硬件要求如果忽略可能导致寄存器读写不稳定或完全失败。在系统初始化代码中启用DMA时钟后应插入一个简短的空操作循环或延时。3. 控制字深度解析配置传输的每一个细节控制字DMA_CHCTL是控制结构的灵魂一个32位的值决定了传输的所有行为。我们逐字段拆解并解释其背后的设计逻辑。表3DMA_CHCTL寄存器字段详解与配置策略位域字段名功能与配置选项配置逻辑与实操要点31-30DSTINC目标地址增量0: 按字节(8位)递增1: 按半字(16位)递增2: 按字(32位)递增3:不递增固定地址规则增量值必须大于或等于DSTSIZE目标数据大小。例如32位数据可以用32位增量也可以用更大的增量但通常不会这么做。29-28DSTSIZE目标数据大小0: 8位1: 16位2: 32位铁律DSTSIZE必须与SRCSIZE设置相同。27-26SRCINC源地址增量同DSTINC规则也相同增量值必须≥SRCSIZE。25-24SRCSIZE源数据大小同DSTSIZE必须与DSTSIZE匹配。23-18RESERVED保留必须写0。17-14ARBSIZE仲裁大小定义在重新进行总线仲裁前连续执行多少次传输。这是一个性能调优参数。0: 1次传输后仲裁1: 2次2: 4次...0xF: 1024次选择策略对于高优先级、要求低延迟的通道如音频DAC填充设置较小的ARBSIZE如1或2让其他总线主设备如CPU能更快地插入。对于大数据块搬运如内存到内存设置较大的ARBSIZE如128或256可以获得更高的总线利用率和吞吐量。13-4XFERSIZE传输大小减1本次传输的总项目数Item减1。这是一个10位字段最大1023代表最多传输1024个项目。项目数由数据大小SRCSIZE/DSTSIZE决定。例如设置SRCSIZE232位XFERSIZE99则实际传输100个32位字即400字节。关键传输完成后控制器会将此字段更新为0。3NXTUSEBURST下次使用突发主要用于分散-聚集模式的最后一次传输。通常当剩余项目数小于ARBSIZE时控制器会用单次传输完成。若此位置1则强制控制器在最后一次传输也使用突发传输。2-0XFERMODE传输模式0: 停止1: 基本模式2: 自动模式3: 乒乓模式4: 内存分散-聚集5: 备用内存分散-聚集6: 外设分散-聚集7: 备用外设分散-聚集模式选择是μDMA应用的核心下一章将详细展开。配置示例从UART RX FIFO读取数据到内存缓冲区假设UART数据寄存器地址为0x4000_C000内存缓冲区起始地址为0x2000_1000需要读取150个字节。控制结构配置SRCENDP 0x4000_C000 (UART数据寄存器地址源不递增)DSTENDP 0x2000_1000 (150 - 1) 0x2000_1096 (目标缓冲区结束地址)CHCTL0x0000_2591(我们来拆解这个值)DSTINC01(按字节递增)DSTSIZE00(8位)SRCINC11(不递增)SRCSIZE00(8位)ARBSIZE0101(对应值5即32次传输后仲裁)XFERSIZE1001 0101 00(二进制即十进制149传输150个项目)NXTUSEBURST0XFERMODE001(基本模式)操作流程将上述配置写入通道0的主控制结构使能通道0当UART接收到数据并发出DMA请求时传输自动开始。4. 六大传输模式实战从简单搬运到智能调度μDMA的强大很大程度上体现在其丰富的传输模式上。不同的模式应对不同的数据流场景选对模式是高效应用的关键。4.1 基本模式与自动模式应对单次与连续请求基本模式是外设触发传输的典型模式。在此模式下μDMA控制器仅在外设持续发出请求信号且仍有数据需要传输时才执行传输。一旦外设撤销请求即使传输未完成控制器也会暂停。这非常适合UART、SPI等外设它们的“数据就绪”信号通常是脉冲式的但会持续到数据被读取。重要禁忌基本模式不能用于软件触发的传输。因为软件请求(DMASWREQ)是一个瞬间的脉冲在基本模式下控制器只会执行ARBSIZE指定次数的传输然后停止即使XFERSIZE设定的总数还没完成。自动模式则专为软件触发或需要“一触即发、一气呵成”的场景设计。一旦收到一个传输请求无论是来自软件还是外设μDMA就会无视后续的请求信号一直传输直到XFERSIZE计数归零。因此软件发起的传输必须使用自动模式。对于外设除非你确定一次请求后就希望搬空所有数据否则通常不使用自动模式。4.2 乒乓模式实现零延迟的连续数据流乒乓模式是处理连续、实时数据流如音频采样、摄像头图像数据的利器。它的核心思想是双缓冲使用主、备两套控制结构交替进行数据传输和数据处理。工作流程软件初始化通道的主控制结构和备用控制结构分别指向两个不同的内存缓冲区Buffer A和Buffer B。启动传输控制器首先使用主结构指向Buffer A进行传输。当主结构对应的传输完成时μDMA自动切换到备用结构指向Buffer B继续传输同时产生一个中断。在中断服务程序中软件处理已经填满的Buffer A的数据并重新配置主结构例如指向下一个待填充的缓冲区或重新填充Buffer A。当备用结构传输完成时控制器又切换回主结构再次产生中断软件则处理Buffer B并重配备用结构。如此循环往复数据流永不间断。CPU总是在处理“上一块”已就绪的数据而DMA在填充“下一块”缓冲区实现了传输与处理的完美并行。实操心得乒乓模式的中断处理优化在乒乓模式的中断服务程序(ISR)中除了处理数据最关键的一步是快速重配刚刚完成传输的控制结构。这里有一个技巧由于主备结构在内存中是连续排列的偏移0x200你可以通过计算当前激活的是哪个结构检查相关状态位或根据缓冲区指针判断然后只更新对应的那组SRCENDP、DSTENDP和CHCTL。避免在ISR中做复杂的内存分配或计算保持ISR尽可能短小精悍是保证实时性的关键。4.3 内存分散-聚集模式高效管理非连续数据块这是μDMA最强大的模式之一它解决了“如何用一次DMA请求搬运多个分散在内存不同位置的数据块”这一经典难题。想象一个网络协议栈需要从多个接收到的数据包中提取有效载荷并拼接成一个连续的应用层数据块。工作原理创建任务列表软件在内存中创建一个“任务列表”列表中的每一项都是一个完整的控制结构包含源/目标结束指针和控制字。列表中最后一个任务的控制字模式必须设置为基本模式作为结束标记。配置主结构将通道的主控制结构配置为内存分散-聚集模式。其SRCENDP指向任务列表的起始地址DSTENDP指向备用控制结构所在的内存地址。启动传输当DMA请求到来通常是软件触发控制器执行主结构定义的操作将任务列表中的第一个任务描述符拷贝到备用控制结构中。执行与循环拷贝完成后控制器立即开始执行备用结构中的新传输任务。该任务完成后控制器又回到主结构拷贝任务列表中的下一个描述符到备用结构并执行……如此循环直到遇到标记为基本模式的最后一个任务。完成最后一个任务后通道停止并产生一个完成中断。优势将一系列复杂的、非连续的传输任务编排成一个列表由DMA自主完成。CPU仅在初始配置和最终完成中断时介入极大减轻了负担。4.4 外设分散-聚集模式响应式的非连续传输此模式与内存分散-聚集模式类似但传输的节奏由外设控制。任务列表的配置方式相同但每次从列表中加载一个新任务并行都需要等待外设发出一个新的DMA请求。如果外设没有请求控制器就会等待。这非常适合处理来自外设的、不规则的非连续数据块。例如一个ADC在多个不同通道上进行采样每个通道采样完成后产生一个DMA请求μDMA就可以根据请求从任务列表中取出对应的配置将数据搬运到内存中为该通道预留的特定位置。5. 与外设的协同FIFO、触发与软件请求μDMA控制器需要与外设紧密配合才能工作。外设大致分为两类有FIFO的和提供触发信号的。FIFO外设如UART、SPI这类外设通常有一个发送FIFO和一个接收FIFO。当FIFO中的数据量达到预设的触发水位时例如非空外设会向μDMA发出一个传输请求。μDMA响应请求搬运ARBSIZE指定数量的数据。这里有一个细节如果请求还未被处理而FIFO数据又达到了一个更高的中断水位外设可能会发出一个更高优先级的请求。对于这类“突发性”数据流的外设TI不建议设置DMA_USEBURSTSET位否则可能因强制等待ARBSIZE大小的突发传输导致FIFO尾部数据滞留。触发外设如通用定时器定时器在匹配或溢出等事件发生时会产生一个触发信号给μDMA。μDMA收到后执行一次ARBSIZE定义的传输。如果前一个请求正在处理时又产生了新的触发且该通道是当前最高优先级的则新请求会在当前传输完成后立即被处理。但如果连续产生多个触发超出硬件队列深度则多余的请求可能会丢失。设计时需注意触发频率与DMA处理能力的匹配。软件请求任何通道都可以通过写DMASWREQ寄存器来发起软件请求。但有几个专用通道是为软件传输设计的并配有专用的完成中断向量。如果使用外设通道进行软件请求完成中断将走该外设的中断向量。软件请求必须配合自动模式使用。6. 中断、错误处理与配置流程实战6.1 中断与错误传输完成时μDMA会向发起请求的外设发送一个dma_done信号。外设可以配置自己的中断在收到此信号时通知CPU。如果是软件通道的传输则产生专用的μDMA软件中断。当发生总线错误如访问非法地址或内存保护错误时μDMA会立即禁用导致错误的通道并产生一个错误中断。软件需要查询DMA_ERRCLR寄存器确认错误通道并在处理如重置缓冲区指针、重新初始化通道后写1清除错误标志位。6.2 完整配置流程与排错指南一个稳健的μDMA通道初始化流程应遵循以下步骤全局使能确保μDMA模块时钟已开启并等待至少3个系统时钟周期。分配控制表在内存中通常是SRAM分配一块对齐的区域作为通道控制表。确保其地址能被16字节整除。配置控制结构根据传输需求填充对应通道的主和备用控制结构。务必在使能通道前完成此步骤。配置外设将外设如UART配置为DMA模式并设置其触发条件如RX FIFO非空触发DMA请求。使能通道写DMA_ENASET寄存器使能目标通道。触发传输如果是软件触发写DMASWREQ如果是外设触发则等待外设事件。常见问题排查表现象可能原因排查步骤与解决方案DMA传输完全不启动1. 模块时钟未使能或使能后未延时。2. 通道未使能。3. 控制结构配置错误如模式为停止。4. 外设未正确发出请求。1. 检查时钟配置代码确认延时。2. 检查DMA_ENASET寄存器对应位。3. 调试器查看控制表内存内容确认XFERMODE非0。4. 检查外设DMA请求使能位及触发条件。传输数据量不正确1.XFERSIZE配置错误记住是N-1。2. 源/目标结束指针计算错误。3. 在基本模式下使用了软件请求。1. 重新计算XFERSIZE。2. 核对指针计算公式特别是对于非递增地址。3. 将模式改为自动模式或改用外设触发。乒乓模式缓冲区覆盖中断服务程序重配控制结构太慢DMA已开始下一轮传输并覆盖了还未处理完的缓冲区。优化ISR使其仅做必要操作如设置标志位。将耗时的数据处理移到主循环中基于标志位进行。确保缓冲区大小足以容纳两次中断间隔内传入的数据。分散-聚集模式只执行了第一个任务任务列表中最后一个任务的XFERMODE未设置为基本模式(1)。检查任务列表末尾的控制字确保其模式字段为001基本模式。发生DMA错误中断1. 访问了非法或未使能的内存地址如向未初始化的Flash写。2. 总线访问冲突。1. 检查源和目标地址是否有效在可读/写的内存区域。2. 检查是否有其他总线主设备如另一个DMA或CPU正在访问同一区域。使用DMA_ERRCLR寄存器定位错误通道。掌握μDMA本质上是在掌握一种“委托”的艺术。将重复性的、规律的数据搬运工作委托给这位高效的硬件助手让CPU专注于决策与控制逻辑。从理解控制结构和寄存器开始到根据场景灵活选用传输模式再到妥善处理中断与错误每一步都需要清晰的思路和细致的配置。希望这篇深入的解析能帮助你解锁μDMA的全部潜力在你下一个嵌入式项目中构建出真正流畅、高效的数据通路。
深入解析TI μDMA控制器：从核心架构到六大传输模式实战
发布时间：2026/7/19 5:53:50
1. 项目概述为什么嵌入式开发者必须掌握μDMA在嵌入式开发的战场上性能与效率是永恒的追求。当你需要处理来自UART的串口数据流、驱动SPI接口的TFT屏幕、或是搬运ADC采集的海量样本时如果让CPU亲自上阵一个字节一个字节地搬运无异于让将军去扛沙包——不仅大材小用整个系统的响应也会陷入泥潭。这时DMA直接内存访问技术就成了你的“后勤部长”它能在外设和内存之间建立一条直达高速公路让数据自主、高效地流动彻底解放CPU。而德州仪器TI在其Cortex-M系列微控制器中集成的μDMA控制器更是将DMA的灵活性与智能化提升到了一个新的高度。它不仅仅是一个简单的数据搬运工更像是一个配备了智能调度系统的物流中心。与许多其他厂商提供的、功能相对固定的DMA控制器不同μDMA引入了可编程的控制结构、多种高级传输模式如乒乓、分散-聚集让开发者能够根据具体的数据流特性精细地定制传输行为。理解并熟练运用μDMA意味着你能在资源受限的嵌入式环境中设计出响应更及时、吞吐量更大、功耗更低的系统。无论是实现零拷贝的网络协议栈还是构建高保真的音频处理流水线μDMA都是你工具箱里不可或缺的利器。本文将从其最核心的控制结构入手层层深入直到解析那些让复杂数据传输变得优雅的高级模式。2. μDMA核心架构与寄存器精解要驾驭μDMA首先得理解它的大脑和神经中枢——通道控制结构和寄存器组。许多开发者初次接触时容易把DMA想象成一个简单的、由寄存器直接配置的模块。但μDMA的设计哲学更倾向于“描述符驱动”它将传输的详细指令源地址、目标地址、传输量、模式等存放在系统内存的一张表格里控制器只是按图索骥地执行。这种设计带来了极大的灵活性。2.1 通道控制结构传输任务的“蓝图”μDMA的每个通道都拥有两份独立的“任务蓝图”称为主控制结构和备用控制结构。它们被组织在系统内存的一块区域称为通道控制表。这份表格的基地址由软件指定给了开发者放置它的自由。表1通道控制表内存布局示例偏移量通道结构类型0x0通道 0主结构0x10通道 1主结构.........0x1F0通道 31主结构0x200通道 0备用结构0x210通道 1备用结构.........0x3F0通道 31备用结构每个控制结构条目都严格对齐在16字节边界上包含四个32位字共16字节其布局如下表2单个控制结构条目详解偏移量名称描述与关键操作要点0x000源结束指针 (SRCENDP)指向传输源区域的最后一个地址包含。这是μDMA设计中的一个关键点与某些DMA控制器使用“起始地址数量”的模式不同。如果源地址不递增例如从一个固定的外设数据寄存器读取那么这个指针就直接指向该寄存器地址本身。0x004目标结束指针 (DSTENDP)指向传输目标区域的最后一个地址包含。规则与源结束指针相同用于非递增目标如写入外设寄存器。0x008控制字 (CHCTL)传输任务的核心配置。包含数据大小、地址增量、仲裁大小、传输模式等。特别注意在每次传输完成后控制器会修改此字段例如将传输计数减至0模式改为停止。因此在启动下一次传输前软件必须重新配置此控制字否则通道将无法工作。0x00C保留必须写入0。实操心得理解“结束指针”与传输计数初看“结束指针”可能有些反直觉。假设你要从内存地址0x2000_0000传输100个字节到0x2000_1000。如果数据宽度是8位字节且地址递增那么源结束指针 0x2000_0000 (100 - 1) 0x2000_0063目标结束指针 0x2000_1000 (100 - 1) 0x2000_1063 控制字中的XFERSIZE字段应设置为99因为它是“传输数量减1”。控制器内部逻辑会利用结束指针和地址增量来自动计算传输边界。对于不递增的外设地址指针就是外设寄存器的固定地址XFERSIZE则决定了访问该寄存器的次数。2.2 关键寄存器控制器的“开关与状态灯”除了内存中的控制结构μDMA控制器本身还有一组内存映射寄存器用于全局配置、通道开关和触发控制。它们的基地址通常是固定的例如0x400F.F000。1. 通道使能寄存器 (DMA_ENASET / DMA_ENACLR)这是启动传输的第一步。向DMA_ENASET寄存器的特定位写1使能对应通道。一个常见的误区是使能通道后传输就会立即开始——并非如此。使能只是让通道进入“待命”状态等待传输请求来自外设或软件。传输完成后控制器会自动清除该通道的使能位。如果你想手动停止一个进行中的传输可以向DMA_ENACLR寄存器写1。2. 软件请求寄存器 (DMA_SWREQ)用于通过软件手动触发一次DMA传输。向该寄存器的特定位写1就会向对应通道发出一个传输请求。关键点对于软件触发的传输必须使用“自动模式”(Auto Mode)否则可能无法完成全部数据的传输原因在传输模式章节详述。3. 使用突发传输设置寄存器 (DMA_USEBURSTSET)这个寄存器用于优化总线利用率。当对应位被设置后μDMA控制器将仅执行由控制字中ARBSIZE字段定义的突发传输数量。这对于某些有固定突发传输需求的外设是好事但对于像UART这样数据流不固定的外设TI官方不建议启用此功能因为它可能导致FIFO中残留少量数据无法及时传出。4. 错误清除寄存器 (DMA_ERRCLR)当DMA传输过程中发生总线错误或内存保护错误时控制器会停止该通道并产生一个错误中断。软件可以通过读取DMA_ERRCLR寄存器来检查ERRCLR位判断是否有错误发生并通过向该位写1来清除错误标志。避坑指南寄存器访问时序在访问任何μDMA模块寄存器之前必须确保其模块时钟已被使能并且使能后需要等待至少3个系统时钟周期。这是一个硬件要求如果忽略可能导致寄存器读写不稳定或完全失败。在系统初始化代码中启用DMA时钟后应插入一个简短的空操作循环或延时。3. 控制字深度解析配置传输的每一个细节控制字DMA_CHCTL是控制结构的灵魂一个32位的值决定了传输的所有行为。我们逐字段拆解并解释其背后的设计逻辑。表3DMA_CHCTL寄存器字段详解与配置策略位域字段名功能与配置选项配置逻辑与实操要点31-30DSTINC目标地址增量0: 按字节(8位)递增1: 按半字(16位)递增2: 按字(32位)递增3:不递增固定地址规则增量值必须大于或等于DSTSIZE目标数据大小。例如32位数据可以用32位增量也可以用更大的增量但通常不会这么做。29-28DSTSIZE目标数据大小0: 8位1: 16位2: 32位铁律DSTSIZE必须与SRCSIZE设置相同。27-26SRCINC源地址增量同DSTINC规则也相同增量值必须≥SRCSIZE。25-24SRCSIZE源数据大小同DSTSIZE必须与DSTSIZE匹配。23-18RESERVED保留必须写0。17-14ARBSIZE仲裁大小定义在重新进行总线仲裁前连续执行多少次传输。这是一个性能调优参数。0: 1次传输后仲裁1: 2次2: 4次...0xF: 1024次选择策略对于高优先级、要求低延迟的通道如音频DAC填充设置较小的ARBSIZE如1或2让其他总线主设备如CPU能更快地插入。对于大数据块搬运如内存到内存设置较大的ARBSIZE如128或256可以获得更高的总线利用率和吞吐量。13-4XFERSIZE传输大小减1本次传输的总项目数Item减1。这是一个10位字段最大1023代表最多传输1024个项目。项目数由数据大小SRCSIZE/DSTSIZE决定。例如设置SRCSIZE232位XFERSIZE99则实际传输100个32位字即400字节。关键传输完成后控制器会将此字段更新为0。3NXTUSEBURST下次使用突发主要用于分散-聚集模式的最后一次传输。通常当剩余项目数小于ARBSIZE时控制器会用单次传输完成。若此位置1则强制控制器在最后一次传输也使用突发传输。2-0XFERMODE传输模式0: 停止1: 基本模式2: 自动模式3: 乒乓模式4: 内存分散-聚集5: 备用内存分散-聚集6: 外设分散-聚集7: 备用外设分散-聚集模式选择是μDMA应用的核心下一章将详细展开。配置示例从UART RX FIFO读取数据到内存缓冲区假设UART数据寄存器地址为0x4000_C000内存缓冲区起始地址为0x2000_1000需要读取150个字节。控制结构配置SRCENDP 0x4000_C000 (UART数据寄存器地址源不递增)DSTENDP 0x2000_1000 (150 - 1) 0x2000_1096 (目标缓冲区结束地址)CHCTL0x0000_2591(我们来拆解这个值)DSTINC01(按字节递增)DSTSIZE00(8位)SRCINC11(不递增)SRCSIZE00(8位)ARBSIZE0101(对应值5即32次传输后仲裁)XFERSIZE1001 0101 00(二进制即十进制149传输150个项目)NXTUSEBURST0XFERMODE001(基本模式)操作流程将上述配置写入通道0的主控制结构使能通道0当UART接收到数据并发出DMA请求时传输自动开始。4. 六大传输模式实战从简单搬运到智能调度μDMA的强大很大程度上体现在其丰富的传输模式上。不同的模式应对不同的数据流场景选对模式是高效应用的关键。4.1 基本模式与自动模式应对单次与连续请求基本模式是外设触发传输的典型模式。在此模式下μDMA控制器仅在外设持续发出请求信号且仍有数据需要传输时才执行传输。一旦外设撤销请求即使传输未完成控制器也会暂停。这非常适合UART、SPI等外设它们的“数据就绪”信号通常是脉冲式的但会持续到数据被读取。重要禁忌基本模式不能用于软件触发的传输。因为软件请求(DMASWREQ)是一个瞬间的脉冲在基本模式下控制器只会执行ARBSIZE指定次数的传输然后停止即使XFERSIZE设定的总数还没完成。自动模式则专为软件触发或需要“一触即发、一气呵成”的场景设计。一旦收到一个传输请求无论是来自软件还是外设μDMA就会无视后续的请求信号一直传输直到XFERSIZE计数归零。因此软件发起的传输必须使用自动模式。对于外设除非你确定一次请求后就希望搬空所有数据否则通常不使用自动模式。4.2 乒乓模式实现零延迟的连续数据流乒乓模式是处理连续、实时数据流如音频采样、摄像头图像数据的利器。它的核心思想是双缓冲使用主、备两套控制结构交替进行数据传输和数据处理。工作流程软件初始化通道的主控制结构和备用控制结构分别指向两个不同的内存缓冲区Buffer A和Buffer B。启动传输控制器首先使用主结构指向Buffer A进行传输。当主结构对应的传输完成时μDMA自动切换到备用结构指向Buffer B继续传输同时产生一个中断。在中断服务程序中软件处理已经填满的Buffer A的数据并重新配置主结构例如指向下一个待填充的缓冲区或重新填充Buffer A。当备用结构传输完成时控制器又切换回主结构再次产生中断软件则处理Buffer B并重配备用结构。如此循环往复数据流永不间断。CPU总是在处理“上一块”已就绪的数据而DMA在填充“下一块”缓冲区实现了传输与处理的完美并行。实操心得乒乓模式的中断处理优化在乒乓模式的中断服务程序(ISR)中除了处理数据最关键的一步是快速重配刚刚完成传输的控制结构。这里有一个技巧由于主备结构在内存中是连续排列的偏移0x200你可以通过计算当前激活的是哪个结构检查相关状态位或根据缓冲区指针判断然后只更新对应的那组SRCENDP、DSTENDP和CHCTL。避免在ISR中做复杂的内存分配或计算保持ISR尽可能短小精悍是保证实时性的关键。4.3 内存分散-聚集模式高效管理非连续数据块这是μDMA最强大的模式之一它解决了“如何用一次DMA请求搬运多个分散在内存不同位置的数据块”这一经典难题。想象一个网络协议栈需要从多个接收到的数据包中提取有效载荷并拼接成一个连续的应用层数据块。工作原理创建任务列表软件在内存中创建一个“任务列表”列表中的每一项都是一个完整的控制结构包含源/目标结束指针和控制字。列表中最后一个任务的控制字模式必须设置为基本模式作为结束标记。配置主结构将通道的主控制结构配置为内存分散-聚集模式。其SRCENDP指向任务列表的起始地址DSTENDP指向备用控制结构所在的内存地址。启动传输当DMA请求到来通常是软件触发控制器执行主结构定义的操作将任务列表中的第一个任务描述符拷贝到备用控制结构中。执行与循环拷贝完成后控制器立即开始执行备用结构中的新传输任务。该任务完成后控制器又回到主结构拷贝任务列表中的下一个描述符到备用结构并执行……如此循环直到遇到标记为基本模式的最后一个任务。完成最后一个任务后通道停止并产生一个完成中断。优势将一系列复杂的、非连续的传输任务编排成一个列表由DMA自主完成。CPU仅在初始配置和最终完成中断时介入极大减轻了负担。4.4 外设分散-聚集模式响应式的非连续传输此模式与内存分散-聚集模式类似但传输的节奏由外设控制。任务列表的配置方式相同但每次从列表中加载一个新任务并行都需要等待外设发出一个新的DMA请求。如果外设没有请求控制器就会等待。这非常适合处理来自外设的、不规则的非连续数据块。例如一个ADC在多个不同通道上进行采样每个通道采样完成后产生一个DMA请求μDMA就可以根据请求从任务列表中取出对应的配置将数据搬运到内存中为该通道预留的特定位置。5. 与外设的协同FIFO、触发与软件请求μDMA控制器需要与外设紧密配合才能工作。外设大致分为两类有FIFO的和提供触发信号的。FIFO外设如UART、SPI这类外设通常有一个发送FIFO和一个接收FIFO。当FIFO中的数据量达到预设的触发水位时例如非空外设会向μDMA发出一个传输请求。μDMA响应请求搬运ARBSIZE指定数量的数据。这里有一个细节如果请求还未被处理而FIFO数据又达到了一个更高的中断水位外设可能会发出一个更高优先级的请求。对于这类“突发性”数据流的外设TI不建议设置DMA_USEBURSTSET位否则可能因强制等待ARBSIZE大小的突发传输导致FIFO尾部数据滞留。触发外设如通用定时器定时器在匹配或溢出等事件发生时会产生一个触发信号给μDMA。μDMA收到后执行一次ARBSIZE定义的传输。如果前一个请求正在处理时又产生了新的触发且该通道是当前最高优先级的则新请求会在当前传输完成后立即被处理。但如果连续产生多个触发超出硬件队列深度则多余的请求可能会丢失。设计时需注意触发频率与DMA处理能力的匹配。软件请求任何通道都可以通过写DMASWREQ寄存器来发起软件请求。但有几个专用通道是为软件传输设计的并配有专用的完成中断向量。如果使用外设通道进行软件请求完成中断将走该外设的中断向量。软件请求必须配合自动模式使用。6. 中断、错误处理与配置流程实战6.1 中断与错误传输完成时μDMA会向发起请求的外设发送一个dma_done信号。外设可以配置自己的中断在收到此信号时通知CPU。如果是软件通道的传输则产生专用的μDMA软件中断。当发生总线错误如访问非法地址或内存保护错误时μDMA会立即禁用导致错误的通道并产生一个错误中断。软件需要查询DMA_ERRCLR寄存器确认错误通道并在处理如重置缓冲区指针、重新初始化通道后写1清除错误标志位。6.2 完整配置流程与排错指南一个稳健的μDMA通道初始化流程应遵循以下步骤全局使能确保μDMA模块时钟已开启并等待至少3个系统时钟周期。分配控制表在内存中通常是SRAM分配一块对齐的区域作为通道控制表。确保其地址能被16字节整除。配置控制结构根据传输需求填充对应通道的主和备用控制结构。务必在使能通道前完成此步骤。配置外设将外设如UART配置为DMA模式并设置其触发条件如RX FIFO非空触发DMA请求。使能通道写DMA_ENASET寄存器使能目标通道。触发传输如果是软件触发写DMASWREQ如果是外设触发则等待外设事件。常见问题排查表现象可能原因排查步骤与解决方案DMA传输完全不启动1. 模块时钟未使能或使能后未延时。2. 通道未使能。3. 控制结构配置错误如模式为停止。4. 外设未正确发出请求。1. 检查时钟配置代码确认延时。2. 检查DMA_ENASET寄存器对应位。3. 调试器查看控制表内存内容确认XFERMODE非0。4. 检查外设DMA请求使能位及触发条件。传输数据量不正确1.XFERSIZE配置错误记住是N-1。2. 源/目标结束指针计算错误。3. 在基本模式下使用了软件请求。1. 重新计算XFERSIZE。2. 核对指针计算公式特别是对于非递增地址。3. 将模式改为自动模式或改用外设触发。乒乓模式缓冲区覆盖中断服务程序重配控制结构太慢DMA已开始下一轮传输并覆盖了还未处理完的缓冲区。优化ISR使其仅做必要操作如设置标志位。将耗时的数据处理移到主循环中基于标志位进行。确保缓冲区大小足以容纳两次中断间隔内传入的数据。分散-聚集模式只执行了第一个任务任务列表中最后一个任务的XFERMODE未设置为基本模式(1)。检查任务列表末尾的控制字确保其模式字段为001基本模式。发生DMA错误中断1. 访问了非法或未使能的内存地址如向未初始化的Flash写。2. 总线访问冲突。1. 检查源和目标地址是否有效在可读/写的内存区域。2. 检查是否有其他总线主设备如另一个DMA或CPU正在访问同一区域。使用DMA_ERRCLR寄存器定位错误通道。掌握μDMA本质上是在掌握一种“委托”的艺术。将重复性的、规律的数据搬运工作委托给这位高效的硬件助手让CPU专注于决策与控制逻辑。从理解控制结构和寄存器开始到根据场景灵活选用传输模式再到妥善处理中断与错误每一步都需要清晰的思路和细致的配置。希望这篇深入的解析能帮助你解锁μDMA的全部潜力在你下一个嵌入式项目中构建出真正流畅、高效的数据通路。
