1. ARM PMU性能监控单元事件类型与过滤寄存器详解如果你正在开发基于ARM架构的嵌入式系统或者在进行Linux内核的性能调优那么性能监控单元Performance Monitoring Unit, PMU绝对是你绕不开的核心工具。它就像是给CPU装上了一套精密的内窥镜能让你实时看到指令流水线、缓存、分支预测等微架构单元的内部运作情况。我接触ARM PMU已经有七八年了从早期的Cortex-A系列到现在的ARMv8-A每次深入使用都能发现新的优化点。今天我就以德州仪器TI的AM62L Sitara™处理器为例把PMU里最核心、也最容易让人困惑的事件类型寄存器PMEVTYPER和相关的过滤、控制寄存器掰开揉碎了讲清楚。很多开发者拿到芯片手册看到那一长串寄存器描述就头疼特别是像COMPUTE_CLUSTER_ARM_COREPACK_0_APBADDR_PMU_CPU0_PMEVTYPER2_EL0这种名字感觉像是天书。其实它的核心功能就两块指定要监控什么事件以及在什么条件下监控。前者通过EVTCOUNT字段实现后者则依靠P、U、NSK、NSU、NSH、M这一系列过滤位来控制。理解这两点你就能从“看寄存器手册”进化到“用寄存器解决问题”。这篇文章适合所有在ARM平台上做性能分析的工程师无论是驱动开发者、系统调优师还是想深入了解硬件性能的应用程序员都能从中找到直接可用的实操知识。我会结合AM62L的具体寄存器带你一步步搞懂如何配置、如何避坑以及如何把这些知识用到实际项目中。2. ARM PMU核心架构与AM62L实现概览在深入寄存器细节之前我们有必要先建立起对ARM PMU整体架构的认知。这能帮你理解为什么寄存器要这样设计以及各个部分是如何协同工作的。2.1 ARMv8-A PMU的基本组成与工作原理ARMv8-A架构的PMU本质上是一套可编程的硬件计数器系统。它不是软件模拟的而是CPU内部实实在在的电路因此对性能的干扰极小通常被称为“非侵入式”监控。其核心组件可以概括为以下几部分事件计数器Event Counters 这是一组硬件计数器每个都能对一种特定的微架构事件进行累加。比如你可以让计数器0监控L1数据缓存命中次数计数器1监控分支预测失败次数。在ARMv8-A中除了这些通用事件计数器还有一个独立的周期计数器Cycle Counter, PMCCNTR_EL0专门用来计算CPU执行的时钟周期数这对于计算CPICycles Per Instruction等关键指标至关重要。事件类型寄存器PMEVTYPERn_EL0 这是本文的重点。每个事件计数器都对应一个事件类型寄存器。你需要在这里面填写一个数字EVTCOUNT这个数字就是一个“事件ID”告诉硬件“请让对应的计数器去数XXX事件的发生次数”。ARM架构定义了一套标准的事件编号比如0x11可能是退休的指令数同时芯片厂商如TI、NVIDIA也可以定义自己特有的实现相关事件。过滤与控制逻辑 这是PMU的“大脑”。光知道数什么还不够还得知道在什么情况下数。这就是P、U、NSK、NSU、NSH、M这些过滤位的作用。它们基于处理器的**异常级别Exception Level, EL和安全状态Secure/Non-secure**来精细控制计数行为。例如你可以配置为“只监控用户态EL0的缓存未命中”或者“监控所有非安全态Non-secure下的指令”。此外还有使能寄存器PMCNTENSET_EL0、溢出标志寄存器PMOVSSET_EL0等共同完成对计数器的启停、中断和状态管理。配置与状态寄存器 如PMCR_EL0性能监控控制寄存器和PMCFGR性能监控配置寄存器它们描述了PMU的整体能力比如实现了多少个事件计数器、计数器是32位还是64位等。这套机制的工作流程通常是软件先在PMEVTYPERn_EL0中配置好事件和过滤条件然后在PMCNTENSET_EL0中使能对应的计数器计数器就开始在满足过滤条件的场景下对指定事件进行累加。你可以定期读取计数器值或者配置溢出中断在计数器达到阈值时触发中断进行采样。2.2 AM62L Sitara处理器PMU特性解析我们聚焦的AM62L处理器其PMU模块位于名为COMPUTE_CLUSTER_ARM_COREPACK_0的子系统内。从提供的寄存器手册片段中我们可以提取出几个关键信息寄存器命名与地址 寄存器名称如COMPUTE_CLUSTER_ARM_COREPACK_0_APBADDR_PMU_CPU0_PMEVTYPER2_EL0虽然冗长但结构清晰。COMPUTE_CLUSTER_ARM_COREPACK_0指代子系统APBADDR表明它位于APBAdvanced Peripheral Bus总线上PMU_CPU0指明是CPU0的PMUPMEVTYPER2_EL0则是寄存器本身。其物理地址为0x000730030408h。对于软件编程我们通常使用在EL0或EL1级别可访问的系统寄存器名即PMEVTYPER2_EL0。PMU配置PMCFGR寄存器 这是理解PMU能力的钥匙。在AM62L中PMCFGR的复位值是0x1FF06。我们重点看两个字段N字段位[7:0] 值为0x06即十进制6。根据描述这表示除了周期计数器PMCCNTR_EL0之外还实现了6个通用事件计数器。因此AM62L的CPU0总共提供了1周期计数器 6事件计数器 7个硬件计数器。这意味着你可以同时监控最多6个不同的微架构事件和1个周期计数。SIZE字段位[13:8] 值为0x3F。这个字段决定了计数器在内存映射中的间距。在ARMv8-A中计数器是双字8字节对齐的且最大计数器宽度为64位所以此值固定为0x3F表明计数器寄存器如PMEVCNTR2_EL0是64位的。支持的过滤特性 从PMEVTYPERn_EL0的字段来看AM62L完整支持基于异常级别EL0, EL1, EL2, EL3和安全状态Secure, Non-secure的事件过滤。这为在复杂的、包含Hypervisor和安全监控程序Secure Monitor的系统中进行精确性能剖析提供了可能。理解这些背景后我们再去看具体的寄存器就不会觉得是一堆孤立的比特位了而是能看到一个完整的、可编程的性能监控系统。3. 事件类型寄存器PMEVTYPERn_EL0深度解析PMEVTYPERn_EL0寄存器是PMU的“指挥官”它告诉第n号事件计数器具体要执行什么任务。在AM62L上n的取值范围是0到5对应6个事件计数器。这些寄存器的结构是完全相同的我们以PMEVTYPER2_EL0为例进行拆解。3.1 寄存器位域全景图首先我们把这个32位寄存器的位域布局清晰地列出来。这比看手册里的图示更直观比特位字段名读写类型复位值简要描述31PR/W0EL1内核态过滤位30UR/W0EL0用户态过滤位29NSKR/W0非安全EL1过滤位28NSUR/W0非安全EL0过滤位27NSHR/W0非安全EL2Hyp模式过滤位26MR/W0安全EL3过滤位25:10RES0R/W0保留位必须写09:0EVTCOUNTR/W0要监控的事件编号这个结构可以分为上下两部分高6位31-26是过滤控制域低10位9-0是事件选择域中间是保留位。下面我们分别深入。3.2 事件选择域EVTCOUNT告诉PMU“数什么”EVTCOUNT字段是一个10位的值意味着最多可以指定1024种不同的事件。这些事件编号由两部分组成架构定义事件 ARM公司为所有兼容ARMv8-A的处理器定义了一套通用事件。例如事件编号0x08通常代表“退休的指令数”0x11可能代表“L1数据缓存访问”。这些事件在不同厂商的CPU上具有相同的含义保证了性能分析代码的可移植性。实现定义事件 芯片厂商如TI、高通、苹果可以根据自己处理器的微架构特点定义额外的事件。例如AM62L的Cortex-A核心可能定义了特定于其流水线深度或缓存结构的事件。这些事件的编号范围通常在高位如0x4000以上具体需要查阅芯片的《技术参考手册》TRM或《软件优化指南》。编程注意事项与避坑指南查询事件表 在编程前必须找到你所用芯片对应的事件编号表。对于ARM通用事件可以查阅《ARM Architecture Reference Manual for A-profile architecture》。对于厂商特定事件则需查阅像《AM62L Sitara™ Processors Technical Reference Manual》这样的文档。盲目写入一个编号可能导致计数器不工作或计数不可预测的事件。保留与未实现事件 手册中明确说明如果向EVTCOUNT写入一个保留或未实现的事件编号行为是分情况的对于通用架构/微架构事件计数器不会计数任何事件但读回EVTCOUNT的值就是你写入的值。对于实现定义事件行为是UNPREDICTABLE不可预测。但ARM建议如果同一芯片家族中的某个型号不支持某个通用实现定义事件那么应该表现为不计数且读回原值。在实践中最安全的做法就是只使用文档中明确列出的事件编号。事件与计数器的绑定PMEVTYPER2_EL0控制的是PMEVCNTR2_EL0这个计数器。配置好事件后你需要通过PMCNTENSET_EL0寄存器的对应位来使能PMEVCNTR2_EL0它才会开始累加。3.3 过滤控制域告诉PMU“在什么情况下数”这是PMU最强大也最精细的部分。通过这6个比特你可以将性能监控限定在特定的执行环境和安全状态下。这对于现代复杂的软件栈如应用程序/操作系统/Hypervisor/安全监控程序的性能隔离分析至关重要。1. 基础过滤位P和UP位位31 控制是否在EL1通常是操作系统内核模式下计数。P0 在EL1模式下计数事件。P1 在EL1模式下不计数事件。U位位30 控制是否在EL0用户应用程序模式下计数。U0 在EL0模式下计数事件。U1 在EL0模式下不计数事件。通过组合P和U你可以实现简单的监控场景P0, U1 只监控内核态不监控用户态。适合分析操作系统内核或驱动程序的性能。P1, U0 只监控用户态不监控内核态。适合分析某个应用程序的性能排除内核调度的干扰。P0, U0 监控所有模式EL0和EL1。这是最常见的全局性能分析配置。2. 安全状态过滤位NSK、NSU、NSH、M当系统实现了EL3安全监控级别时世界被划分为安全世界Secure World和非安全世界Non-secure World。EL3运行在最受信任的安全固件如Trusted Firmware。EL0和EL1可以存在于安全或非安全世界。EL2虚拟化通常只存在于非安全世界。这四个位就是用来区分这些安全上下文的。NSK位位29 非安全内核Non-secure EL1过滤位。仅当EL3实现时此位有效否则为RES0读为0写忽略。它的行为是与P位联动的只有当NSK P时在非安全EL1下发生的事件才会被计数。否则不计。这是什么意思假设P0允许EL1计数。如果你设置NSK0等于P那么非安全EL1的事件会被计数。如果你设置NSK1不等于P那么即使P0非安全EL1的事件也不会被计数。这让你可以精确地只监控安全世界的内核或者只监控非安全世界的内核。NSU位位28 非安全用户Non-secure EL0过滤位。仅当EL3实现时此位有效否则为RES0。行为与NSK类似与U位联动只有当NSU U时在非安全EL0下发生的事件才会被计数。NSH位位27 非安全Hyp模式Non-secure EL2即虚拟机监控器过滤位。仅当EL2实现时此位有效否则为RES0。它的控制是独立的NSH0 在EL2模式下不计数事件。NSH1 在EL2模式下计数事件。这个位对于分析虚拟化开销、Hypervisor性能至关重要。M位位26 安全EL3Monitor过滤位。仅当EL3实现时此位有效否则为RES0。手册提到大多数应用可以忽略此位并设置为0。它的行为也是与P位联动只有当M P时在安全EL3下发生的事件才会被计数。这通常用于安全固件自身的性能剖析。过滤逻辑的实战推演理解这些位的最好方式是通过例子。假设我们在一个实现了EL2和EL3的复杂系统上比如运行KVM虚拟机和OP-TEE安全应用的Linux系统我们想只监控非安全世界用户应用程序即普通Linux App的L1缓存未命中。目标 非安全EL0。设置U0 允许EL0计数。P1 禁止EL1计数因为我们不关心内核。NSU0 因为U0设置NSU0使得NSU U成立从而允许非安全EL0计数。NSK 因为P1为了禁止非安全EL1计数我们需要设置NSK ! P即NSK0。这样NSK ! P非安全EL1被禁止。NSH0 禁止EL2计数。M 安全EL3我们不想计数。因为P1为了禁止安全EL3计数我们需要设置M ! P即M0。结果 只有运行在非安全世界用户态普通Linux App的代码其L1缓存未命中事件才会被该计数器累加。内核态、虚拟机、安全世界的任何活动都不会影响这个计数器。这种精细度使得PMU成为剖析复杂软件交互的利器。你可以为不同的性能问题设置不同的计数器组有的专门看应用有的专门看内核调度有的专门看虚拟化开销。4. 配套控制与状态寄存器详解配置好PMEVTYPERn_EL0只是第一步。要让PMU真正工作起来还需要一系列配套寄存器来控制计数器的启停、处理溢出和中断。AM62L的PMU提供了一套完整的控制机制。4.1 计数器使能寄存器PMCNTENSET_EL0 与 PMCNTENCLR_EL0这两个寄存器用于启用或禁用某个计数器它们采用经典的“置位-清零”寄存器对模式这种设计可以避免读-修改-写操作在多核/多线程环境下的竞态条件。PMCNTENSET_EL0地址偏移 0xC00计数器使能置位寄存器。向某个比特位写1即可启用对应的计数器。位[30:0] - P_X 事件计数器使能位。位x对应PMEVCNTRx_EL0计数器。例如向位2写1就启用了我们刚才配置的PMEVCNTR2_EL0。需要注意的是有效的位范围取决于PMCR_EL0.N的值在AM62L上为6因此位[30:7]是RAZ/WI读为0写忽略。位31 - C 周期计数器PMCCNTR_EL0使能位。写1用它。PMCNTENCLR_EL0地址偏移 0xC20计数器使能清零寄存器。向某个比特位写1即可禁用对应的计数器。其位域定义与PMCNTENSET_EL0完全对应只是功能是“禁用”。编程模式示例// 假设我们要启用事件计数器2和周期计数器 // 使用PMCNTENSET_EL0 uint32_t enable_mask (1 31) | (1 2); // 位31: C, 位2: P_2 write_sysreg(enable_mask, PMCNTENSET_EL0); // 一段时间后只想禁用事件计数器2但保持周期计数器运行 // 使用PMCNTENCLR_EL0 write_sysreg((1 2), PMCNTENCLR_EL0);注意 直接读写PMCNTENSET_EL0和PMCNTENCLR_EL0本身也可以读取当前计数器的使能状态。读位为1表示对应计数器已启用。4.2 溢出标志与中断控制寄存器当计数器从最大值对于64位计数器是0xFFFFFFFF_FFFFFFFF加1回到0时就会发生溢出。PMU提供了管理溢出和中断的机制。PMOVSSET_EL0 / PMOVSCLR_EL0地址偏移 0xCC0 / 0xC80溢出标志状态置位/清零寄存器。当某个计数器溢出时硬件会自动将PMOVSSET_EL0中对应的比特位置1。软件可以通过向PMOVSCLR_EL0的对应位写1来清除该溢出标志。同样位31C对应周期计数器位[30:0]P_X对应事件计数器。重要提示PMCR_EL0寄存器中有一个LC长计数器位。它控制周期计数器PMCCNTR_EL0的溢出检测是基于位3132位溢出还是位6364位溢出。在AM62L这样的64位ARMv8-A处理器上通常使用64位周期计数因此LC位需要被正确设置。PMINTENSET_EL1 / PMINTENCLR_EL1地址偏移 0xC40 / 0xC60溢出中断使能置位/清零寄存器。这两个寄存器控制当计数器溢出时是否产生一个性能监控中断PMI。这对于实现基于时间的性能采样如perf record非常关键。向PMINTENSET_EL1的某个位写1就使能了对应计数器的溢出中断。当该计数器溢出且PMOVSSET_EL0中对应位被置起时就会触发中断。向PMINTENCLR_EL1的对应位写1则禁用该中断。注意 中断使能寄存器是_EL1后缀意味着通常需要在操作系统内核EL1或更高权限级别进行配置。中断处理流程简述配置PMEVTYPERn_EL0选择事件和过滤。配置PMINTENSET_EL1使能对应计数器的溢出中断。可选通过写计数器寄存器PMEVCNTRn_EL0设置一个初始值以控制溢出发生的频率即采样间隔。使能计数器PMCNTENSET_EL0。计数器溢出 →PMOVSSET_EL0对应位置1 → 触发PMI。在中断处理程序中读取PMOVSSET_EL0判断是哪个计数器溢出进行采样如读取堆栈然后写PMOVSCLR_EL0清除溢出标志。可选重设计数器初值继续监控。4.3 周期计数器过滤寄存器PMCCFILTR_EL0这是一个特殊的寄存器专门用于周期计数器PMCCNTR_EL0的过滤。它的位域布局与PMEVTYPERn_EL0的高6位P, U, NSK, NSU, NSH, M完全一致功能也完全相同只是它控制的是周期计数器的计数条件而不是某个特定事件。为什么需要它周期计数器通常用于计算CPU繁忙时间或CPI。你可能只关心用户态应用的CPU周期或者只关心非安全世界内核的CPU周期。通过配置PMCCFILTR_EL0你可以让周期计数器只在这些特定场景下递增从而得到更精确的“有效周期”数。例如在分析应用程序性能时设置U0, P1, NSU0, NSK1可以让周期计数器只在非安全用户态下计数这样得到的周期数就纯粹是应用代码消耗的排除了内核和中断的干扰。4.4 软件增量寄存器PMSWINC_EL0PMSWINC_EL0地址偏移 0xCA0是一个比较特殊的寄存器。向它的低6位位[5:0]中的某一位写1可以让对应的事件计数器PMEVCNTRx_EL0的值直接加1。位0对应计数器0位5对应计数器5AM62L上最多到5。这个功能有什么用测试与调试 在不依赖真实硬件事件的情况下验证你的PMU驱动、中断处理或采样逻辑是否正确。你可以手动“制造”一次溢出来测试中断服务程序。软件事件计数 虽然PMU主要监控硬件事件但你可以通过这个寄存器将某些软件事件例如特定函数被调用的次数、某个条件分支的触发次数也纳入PMU的计数框架。这需要修改内核或应用程序在特定位置插入写PMSWINC_EL0的指令。校准 用于评估PMU计数本身的开销。5. 实战在Linux内核中配置与使用PMU理论讲得再多不如动手实践。下面我将以一个具体的场景为例展示如何在Linux内核驱动或模块中利用AM62L的PMU监控用户态应用程序的L1数据缓存未命中次数。5.1 环境准备与地址映射首先我们需要在内核中访问PMU寄存器。对于AM62L这样的嵌入式SoCPMU寄存器通常是通过内存映射I/OMMIO方式访问的。手册中给出的物理地址0x000730030408对应PMEVTYPER2_EL0就是MMIO地址。#include linux/io.h #include linux/module.h #define PMU_BASE_PHYS 0x000730030000 // 假设的PMU模块基址需根据手册调整 #define PMEVTYPER2_OFFSET 0x408 #define PMEVCNTR2_OFFSET 0x208 // 事件计数器2的偏移通常为 0x200 (n * 8) #define PMCNTENSET_OFFSET 0xC00 static void __iomem *pmu_base; static int __init pmu_demo_init(void) { // 1. 将PMU物理地址映射到内核虚拟地址空间 pmu_base ioremap(PMU_BASE_PHYS, SZ_4K); // 映射4KB空间 if (!pmu_base) { pr_err(Failed to ioremap PMU region\n); return -ENOMEM; } // 现在可以通过 pmu_base offset 来读写寄存器了 // ... return 0; }注意 更现代和推荐的做法是利用ARM提供的内联汇编或专用API来访问这些系统寄存器因为有些寄存器可能只能通过MSR/MRS指令访问。但对于AM62L文档中给出的这些位于APB总线上的寄存器MMIO访问是可行的。在实际操作前务必确认芯片手册中寄存器的访问方式。5.2 配置PMEVTYPER2_EL0监控用户态L1D未命中假设我们从AM62L手册中查到L1数据缓存未命中L1D cache refill的事件编号是0x03这是一个示例实际编号需查表。我们的目标是只监控非安全世界用户态EL0的该事件。static void configure_pmu_counter(void __iomem *base) { uint32_t pmevtyper2_val; void __iomem *pmevtyper2_reg base PMEVTYPER2_OFFSET; // 2. 构建PMEVTYPER2_EL0寄存器值 // EVTCOUNT[9:0] 0x03 (L1D cache refill) // M[26] 0 (安全EL3我们不关心设为0。若EL3未实现此位RES0) // NSH[27] 0 (非安全EL2我们不关心设为0。若EL2未实现此位RES0) // NSU[28] 0 (因为U0我们想监控非安全EL0所以设NSUU0) // NSK[29] 1 (因为P1我们不想监控EL1所以设NSK!P即NSK1) // U[30] 0 (允许EL0计数) // P[31] 1 (禁止EL1计数) pmevtyper2_val (0x03 0) | // EVTCOUNT (0x0 26) | // M (0x0 27) | // NSH (0x0 28) | // NSU (0x1 29) | // NSK (0x0 30) | // U (0x1 31); // P // 3. 写入寄存器 writel(pmevtyper2_val, pmevtyper2_reg); pr_info(PMEVTYPER2_EL0 configured: 0x%08x\n, pmevtyper2_val); }5.3 使能计数器并读取结果配置好事件类型后需要使能计数器然后才能开始计数。static void enable_and_read_counter(void __iomem *base) { void __iomem *pmcntenset_reg base PMCNTENSET_OFFSET; void __iomem *pmevcntr2_reg base PMEVCNTR2_OFFSET; uint64_t counter_value; // 4. 使能事件计数器2 (设置PMCNTENSET_EL0的bit2) writel((1 2), pmcntenset_reg); pr_info(Counter 2 enabled.\n); // 5. 运行你想要监控的负载例如启动一个用户态测试程序 // ... 这里可以插入调度或等待代码 ... // 6. 停止计数器可选先停止再读更准确 // writel((1 2), base PMCNTENCLR_OFFSET); // 0xC20 // 7. 读取64位计数器值 // 注意64位寄存器可能需要分两次读取或使用readq()如果平台支持 counter_value readq(pmevcntr2_reg); // 或者用两次readl处理高低32位 pr_info(PMEVCNTR2_EL0 value: %llu\n, counter_value); // 8. 禁用计数器 writel((1 2), base 0xC20); // PMCNTENCLR_EL0 }5.4 利用溢出中断进行周期采样对于性能剖析工具如perf更常用的模式是基于周期计数器的溢出中断进行采样。// 这是一个简化的概念性示例真实的中断处理更复杂 static irqreturn_t pmu_overflow_handler(int irq, void *dev_id) { uint32_t overflow_flags; // 1. 读取PMOVSSET_EL0判断是哪个计数器溢出 overflow_flags readl(pmu_base 0xCC0); // PMOVSSET_EL0 if (overflow_flags (1 31)) { // 周期计数器溢出 pr_info(Cycle counter overflow!\n); // 进行采样例如获取当前进程PID、指令指针(IP)等 // sample_current_task(); // 清除溢出标志 writel((1 31), pmu_base 0xC80); // PMOVSCLR_EL0 } // 检查其他事件计数器... return IRQ_HANDLED; } static int setup_pmu_interrupt(void) { int irq_num; // 需要从设备树或平台数据中获取PMU中断号 // ... 获取irq_num ... // 1. 配置周期计数器过滤如果需要 // writel(filter_val, pmu_base PMCCFILTR_OFFSET); // 2. 使能周期计数器溢出中断 writel((1 31), pmu_base 0xC40); // PMINTENSET_EL1, bit31 // 3. 设置周期计数器初始值以控制采样频率 // 例如如果CPU频率为1GHz想要每秒1000次采样则初始值设为 1e9 / 1000 1,000,000 // writeq(initial_value, pmu_base PMCCNTR_OFFSET); // 4. 使能周期计数器 writel((1 31), pmu_base PMCNTENSET_OFFSET); // 5. 注册中断处理程序 return request_irq(irq_num, pmu_overflow_handler, 0, pmu_overflow, NULL); }6. 常见问题、调试技巧与最佳实践在实际使用PMU的过程中你肯定会遇到各种问题。下面是我总结的一些常见坑点和解决思路。6.1 问题排查清单现象可能原因排查步骤计数器始终为01. 计数器未使能。2. 事件编号错误或未实现。3. 过滤条件设置过于严格没有事件满足条件。4. 在错误的异常级别访问/配置寄存器。1. 检查PMCNTENSET_EL0对应位是否已置1。2. 核对芯片手册中的事件编号表使用一个简单的事件如CPU周期0x11测试。3. 简化过滤条件先设置P0, U0其他过滤位全0进行全局计数测试。4. 确认当前运行在EL1或更高权限才能配置PMU。用户态EL0默认无权限。计数器值增长异常快或慢1. 事件理解错误如将“缓存访问”误认为“缓存未命中”。2. 多个核心共享计数器需确认是否每个CPU核心有独立的PMU。3. 系统中有其他软件如perf也在使用PMU造成冲突。1. 再次确认事件编号的定义。2. 查阅芯片手册确认PMU是 per-core 还是 per-cluster。3. 检查系统中有无其他性能监控工具在运行。无法触发溢出中断1. 中断未使能PMINTENSET_EL1。2. 溢出标志未清除导致后续溢出被屏蔽。3. 中断控制器GIC配置错误或中断号不对。4. 计数器初始值太大溢出所需时间过长。1. 读取PMINTENSET_EL1确认对应位为1。2. 在中断处理程序中必须写PMOVSCLR_EL0清除标志。3. 确认设备树中PMU中断号正确并在驱动中成功申请到该IRQ。4. 设置一个较小的计数器初始值进行测试。读回的事件编号与写入的不同写入了未实现的“实现定义事件”编号。手册规定对于未实现的实现定义事件读回的值是UNKNOWN。只使用文档中列明的事件。在用户态程序中使用perf命令报错“Permission denied”用户态默认无权访问PMU寄存器。1. 内核需要启用CONFIG_PERF_EVENTS。2. 对于ARM可能还需要内核启用CONFIG_ARM_PMU和CONFIG_ARM_PMU_ACPI或基于设备树的PMU驱动。3. 有些系统需要通过sysctl或设置/proc/sys/kernel/perf_event_paranoid为较低值如-1来降低权限限制。6.2 调试与验证技巧从简单开始 首先不要配置任何过滤P0, U0, 其他位0使用一个最通用、肯定存在的事件比如CPU周期Cycle。虽然周期计数器PMCCNTR_EL0是独立的但你可以通过PMEVTYPERn_EL0选择架构定义的周期事件例如ARMv8可能定义了0x11作为CPU周期事件。先确保计数器能正常累加。使用软件增量寄存器测试 在怀疑硬件事件或过滤逻辑有问题时配置好一个计数器后不运行负载而是直接写PMSWINC_EL0手动增加计数器。如果计数器值随之增加说明配置和使能逻辑是正确的问题可能出在事件选择或过滤条件上。检查PMCFGR寄存器 在驱动初始化时读取PMCFGR寄存器确认N字段的值是否符合预期AM62L应为6。这可以验证PMU硬件是否被正确识别和初始化。隔离核心 在SMP系统中确保你的测试任务被绑定到某个特定的CPU核心上并且在该核心上配置PMU。避免任务在核心间迁移导致计数不准确或配置混乱。利用内核的PMU驱动和perf 在编写自定义驱动前先尝试用Linux内核自带的perf工具。如果perf list能列出事件perf stat能计数说明硬件PMU是好的问题出在你的底层配置代码。可以用perf作为基准来验证你的裸机寄存器配置是否正确。6.3 性能监控的最佳实践明确监控目标 在配置PMU前想清楚你要回答什么问题是缓存瓶颈、分支预测问题还是指令吞吐量这决定了你选择哪些事件。理解事件相关性 很多性能指标需要多个事件组合计算。例如CPI每指令周期数CPU周期数 / 退休指令数。你需要同时监控周期计数器和退休指令计数器。注意监控开销 虽然PMU是硬件计数但频繁的溢出中断、在中断处理程序中执行复杂操作如栈回溯会带来显著开销影响被监控程序的真实行为。对于生产环境倾向于使用计数perf stat而非采样perf record或者设置较低的采样频率。结合软件上下文 硬件计数器告诉你“发生了什么”但不知道“谁引起的”。在中断处理程序中尽可能记录进程ID、线程ID、函数地址等软件上下文信息这样才能将性能事件与具体的代码关联起来。善用过滤功能 这是ARM PMU的高级特性。不要总是全局监控。当你怀疑问题出在用户态某个库或者内核的某个子系统时用过滤功能将监控范围缩小可以大幅减少无关事件的干扰让数据更清晰。ARM PMU是一个功能强大且复杂的子系统从理解寄存器位域到写出稳定可靠的性能剖析代码需要大量的实践和调试。希望这篇结合AM62L实例的详解能为你提供一条清晰的路径。记住核心永远是那两个问题你想数什么EVTCOUNT和你想在什么情况下数过滤位。把这两个问题搞明白你就掌握了ARM PMU的精髓。
ARM PMU性能监控单元：事件类型与过滤寄存器深度解析
发布时间：2026/7/19 5:14:37
1. ARM PMU性能监控单元事件类型与过滤寄存器详解如果你正在开发基于ARM架构的嵌入式系统或者在进行Linux内核的性能调优那么性能监控单元Performance Monitoring Unit, PMU绝对是你绕不开的核心工具。它就像是给CPU装上了一套精密的内窥镜能让你实时看到指令流水线、缓存、分支预测等微架构单元的内部运作情况。我接触ARM PMU已经有七八年了从早期的Cortex-A系列到现在的ARMv8-A每次深入使用都能发现新的优化点。今天我就以德州仪器TI的AM62L Sitara™处理器为例把PMU里最核心、也最容易让人困惑的事件类型寄存器PMEVTYPER和相关的过滤、控制寄存器掰开揉碎了讲清楚。很多开发者拿到芯片手册看到那一长串寄存器描述就头疼特别是像COMPUTE_CLUSTER_ARM_COREPACK_0_APBADDR_PMU_CPU0_PMEVTYPER2_EL0这种名字感觉像是天书。其实它的核心功能就两块指定要监控什么事件以及在什么条件下监控。前者通过EVTCOUNT字段实现后者则依靠P、U、NSK、NSU、NSH、M这一系列过滤位来控制。理解这两点你就能从“看寄存器手册”进化到“用寄存器解决问题”。这篇文章适合所有在ARM平台上做性能分析的工程师无论是驱动开发者、系统调优师还是想深入了解硬件性能的应用程序员都能从中找到直接可用的实操知识。我会结合AM62L的具体寄存器带你一步步搞懂如何配置、如何避坑以及如何把这些知识用到实际项目中。2. ARM PMU核心架构与AM62L实现概览在深入寄存器细节之前我们有必要先建立起对ARM PMU整体架构的认知。这能帮你理解为什么寄存器要这样设计以及各个部分是如何协同工作的。2.1 ARMv8-A PMU的基本组成与工作原理ARMv8-A架构的PMU本质上是一套可编程的硬件计数器系统。它不是软件模拟的而是CPU内部实实在在的电路因此对性能的干扰极小通常被称为“非侵入式”监控。其核心组件可以概括为以下几部分事件计数器Event Counters 这是一组硬件计数器每个都能对一种特定的微架构事件进行累加。比如你可以让计数器0监控L1数据缓存命中次数计数器1监控分支预测失败次数。在ARMv8-A中除了这些通用事件计数器还有一个独立的周期计数器Cycle Counter, PMCCNTR_EL0专门用来计算CPU执行的时钟周期数这对于计算CPICycles Per Instruction等关键指标至关重要。事件类型寄存器PMEVTYPERn_EL0 这是本文的重点。每个事件计数器都对应一个事件类型寄存器。你需要在这里面填写一个数字EVTCOUNT这个数字就是一个“事件ID”告诉硬件“请让对应的计数器去数XXX事件的发生次数”。ARM架构定义了一套标准的事件编号比如0x11可能是退休的指令数同时芯片厂商如TI、NVIDIA也可以定义自己特有的实现相关事件。过滤与控制逻辑 这是PMU的“大脑”。光知道数什么还不够还得知道在什么情况下数。这就是P、U、NSK、NSU、NSH、M这些过滤位的作用。它们基于处理器的**异常级别Exception Level, EL和安全状态Secure/Non-secure**来精细控制计数行为。例如你可以配置为“只监控用户态EL0的缓存未命中”或者“监控所有非安全态Non-secure下的指令”。此外还有使能寄存器PMCNTENSET_EL0、溢出标志寄存器PMOVSSET_EL0等共同完成对计数器的启停、中断和状态管理。配置与状态寄存器 如PMCR_EL0性能监控控制寄存器和PMCFGR性能监控配置寄存器它们描述了PMU的整体能力比如实现了多少个事件计数器、计数器是32位还是64位等。这套机制的工作流程通常是软件先在PMEVTYPERn_EL0中配置好事件和过滤条件然后在PMCNTENSET_EL0中使能对应的计数器计数器就开始在满足过滤条件的场景下对指定事件进行累加。你可以定期读取计数器值或者配置溢出中断在计数器达到阈值时触发中断进行采样。2.2 AM62L Sitara处理器PMU特性解析我们聚焦的AM62L处理器其PMU模块位于名为COMPUTE_CLUSTER_ARM_COREPACK_0的子系统内。从提供的寄存器手册片段中我们可以提取出几个关键信息寄存器命名与地址 寄存器名称如COMPUTE_CLUSTER_ARM_COREPACK_0_APBADDR_PMU_CPU0_PMEVTYPER2_EL0虽然冗长但结构清晰。COMPUTE_CLUSTER_ARM_COREPACK_0指代子系统APBADDR表明它位于APBAdvanced Peripheral Bus总线上PMU_CPU0指明是CPU0的PMUPMEVTYPER2_EL0则是寄存器本身。其物理地址为0x000730030408h。对于软件编程我们通常使用在EL0或EL1级别可访问的系统寄存器名即PMEVTYPER2_EL0。PMU配置PMCFGR寄存器 这是理解PMU能力的钥匙。在AM62L中PMCFGR的复位值是0x1FF06。我们重点看两个字段N字段位[7:0] 值为0x06即十进制6。根据描述这表示除了周期计数器PMCCNTR_EL0之外还实现了6个通用事件计数器。因此AM62L的CPU0总共提供了1周期计数器 6事件计数器 7个硬件计数器。这意味着你可以同时监控最多6个不同的微架构事件和1个周期计数。SIZE字段位[13:8] 值为0x3F。这个字段决定了计数器在内存映射中的间距。在ARMv8-A中计数器是双字8字节对齐的且最大计数器宽度为64位所以此值固定为0x3F表明计数器寄存器如PMEVCNTR2_EL0是64位的。支持的过滤特性 从PMEVTYPERn_EL0的字段来看AM62L完整支持基于异常级别EL0, EL1, EL2, EL3和安全状态Secure, Non-secure的事件过滤。这为在复杂的、包含Hypervisor和安全监控程序Secure Monitor的系统中进行精确性能剖析提供了可能。理解这些背景后我们再去看具体的寄存器就不会觉得是一堆孤立的比特位了而是能看到一个完整的、可编程的性能监控系统。3. 事件类型寄存器PMEVTYPERn_EL0深度解析PMEVTYPERn_EL0寄存器是PMU的“指挥官”它告诉第n号事件计数器具体要执行什么任务。在AM62L上n的取值范围是0到5对应6个事件计数器。这些寄存器的结构是完全相同的我们以PMEVTYPER2_EL0为例进行拆解。3.1 寄存器位域全景图首先我们把这个32位寄存器的位域布局清晰地列出来。这比看手册里的图示更直观比特位字段名读写类型复位值简要描述31PR/W0EL1内核态过滤位30UR/W0EL0用户态过滤位29NSKR/W0非安全EL1过滤位28NSUR/W0非安全EL0过滤位27NSHR/W0非安全EL2Hyp模式过滤位26MR/W0安全EL3过滤位25:10RES0R/W0保留位必须写09:0EVTCOUNTR/W0要监控的事件编号这个结构可以分为上下两部分高6位31-26是过滤控制域低10位9-0是事件选择域中间是保留位。下面我们分别深入。3.2 事件选择域EVTCOUNT告诉PMU“数什么”EVTCOUNT字段是一个10位的值意味着最多可以指定1024种不同的事件。这些事件编号由两部分组成架构定义事件 ARM公司为所有兼容ARMv8-A的处理器定义了一套通用事件。例如事件编号0x08通常代表“退休的指令数”0x11可能代表“L1数据缓存访问”。这些事件在不同厂商的CPU上具有相同的含义保证了性能分析代码的可移植性。实现定义事件 芯片厂商如TI、高通、苹果可以根据自己处理器的微架构特点定义额外的事件。例如AM62L的Cortex-A核心可能定义了特定于其流水线深度或缓存结构的事件。这些事件的编号范围通常在高位如0x4000以上具体需要查阅芯片的《技术参考手册》TRM或《软件优化指南》。编程注意事项与避坑指南查询事件表 在编程前必须找到你所用芯片对应的事件编号表。对于ARM通用事件可以查阅《ARM Architecture Reference Manual for A-profile architecture》。对于厂商特定事件则需查阅像《AM62L Sitara™ Processors Technical Reference Manual》这样的文档。盲目写入一个编号可能导致计数器不工作或计数不可预测的事件。保留与未实现事件 手册中明确说明如果向EVTCOUNT写入一个保留或未实现的事件编号行为是分情况的对于通用架构/微架构事件计数器不会计数任何事件但读回EVTCOUNT的值就是你写入的值。对于实现定义事件行为是UNPREDICTABLE不可预测。但ARM建议如果同一芯片家族中的某个型号不支持某个通用实现定义事件那么应该表现为不计数且读回原值。在实践中最安全的做法就是只使用文档中明确列出的事件编号。事件与计数器的绑定PMEVTYPER2_EL0控制的是PMEVCNTR2_EL0这个计数器。配置好事件后你需要通过PMCNTENSET_EL0寄存器的对应位来使能PMEVCNTR2_EL0它才会开始累加。3.3 过滤控制域告诉PMU“在什么情况下数”这是PMU最强大也最精细的部分。通过这6个比特你可以将性能监控限定在特定的执行环境和安全状态下。这对于现代复杂的软件栈如应用程序/操作系统/Hypervisor/安全监控程序的性能隔离分析至关重要。1. 基础过滤位P和UP位位31 控制是否在EL1通常是操作系统内核模式下计数。P0 在EL1模式下计数事件。P1 在EL1模式下不计数事件。U位位30 控制是否在EL0用户应用程序模式下计数。U0 在EL0模式下计数事件。U1 在EL0模式下不计数事件。通过组合P和U你可以实现简单的监控场景P0, U1 只监控内核态不监控用户态。适合分析操作系统内核或驱动程序的性能。P1, U0 只监控用户态不监控内核态。适合分析某个应用程序的性能排除内核调度的干扰。P0, U0 监控所有模式EL0和EL1。这是最常见的全局性能分析配置。2. 安全状态过滤位NSK、NSU、NSH、M当系统实现了EL3安全监控级别时世界被划分为安全世界Secure World和非安全世界Non-secure World。EL3运行在最受信任的安全固件如Trusted Firmware。EL0和EL1可以存在于安全或非安全世界。EL2虚拟化通常只存在于非安全世界。这四个位就是用来区分这些安全上下文的。NSK位位29 非安全内核Non-secure EL1过滤位。仅当EL3实现时此位有效否则为RES0读为0写忽略。它的行为是与P位联动的只有当NSK P时在非安全EL1下发生的事件才会被计数。否则不计。这是什么意思假设P0允许EL1计数。如果你设置NSK0等于P那么非安全EL1的事件会被计数。如果你设置NSK1不等于P那么即使P0非安全EL1的事件也不会被计数。这让你可以精确地只监控安全世界的内核或者只监控非安全世界的内核。NSU位位28 非安全用户Non-secure EL0过滤位。仅当EL3实现时此位有效否则为RES0。行为与NSK类似与U位联动只有当NSU U时在非安全EL0下发生的事件才会被计数。NSH位位27 非安全Hyp模式Non-secure EL2即虚拟机监控器过滤位。仅当EL2实现时此位有效否则为RES0。它的控制是独立的NSH0 在EL2模式下不计数事件。NSH1 在EL2模式下计数事件。这个位对于分析虚拟化开销、Hypervisor性能至关重要。M位位26 安全EL3Monitor过滤位。仅当EL3实现时此位有效否则为RES0。手册提到大多数应用可以忽略此位并设置为0。它的行为也是与P位联动只有当M P时在安全EL3下发生的事件才会被计数。这通常用于安全固件自身的性能剖析。过滤逻辑的实战推演理解这些位的最好方式是通过例子。假设我们在一个实现了EL2和EL3的复杂系统上比如运行KVM虚拟机和OP-TEE安全应用的Linux系统我们想只监控非安全世界用户应用程序即普通Linux App的L1缓存未命中。目标 非安全EL0。设置U0 允许EL0计数。P1 禁止EL1计数因为我们不关心内核。NSU0 因为U0设置NSU0使得NSU U成立从而允许非安全EL0计数。NSK 因为P1为了禁止非安全EL1计数我们需要设置NSK ! P即NSK0。这样NSK ! P非安全EL1被禁止。NSH0 禁止EL2计数。M 安全EL3我们不想计数。因为P1为了禁止安全EL3计数我们需要设置M ! P即M0。结果 只有运行在非安全世界用户态普通Linux App的代码其L1缓存未命中事件才会被该计数器累加。内核态、虚拟机、安全世界的任何活动都不会影响这个计数器。这种精细度使得PMU成为剖析复杂软件交互的利器。你可以为不同的性能问题设置不同的计数器组有的专门看应用有的专门看内核调度有的专门看虚拟化开销。4. 配套控制与状态寄存器详解配置好PMEVTYPERn_EL0只是第一步。要让PMU真正工作起来还需要一系列配套寄存器来控制计数器的启停、处理溢出和中断。AM62L的PMU提供了一套完整的控制机制。4.1 计数器使能寄存器PMCNTENSET_EL0 与 PMCNTENCLR_EL0这两个寄存器用于启用或禁用某个计数器它们采用经典的“置位-清零”寄存器对模式这种设计可以避免读-修改-写操作在多核/多线程环境下的竞态条件。PMCNTENSET_EL0地址偏移 0xC00计数器使能置位寄存器。向某个比特位写1即可启用对应的计数器。位[30:0] - P_X 事件计数器使能位。位x对应PMEVCNTRx_EL0计数器。例如向位2写1就启用了我们刚才配置的PMEVCNTR2_EL0。需要注意的是有效的位范围取决于PMCR_EL0.N的值在AM62L上为6因此位[30:7]是RAZ/WI读为0写忽略。位31 - C 周期计数器PMCCNTR_EL0使能位。写1用它。PMCNTENCLR_EL0地址偏移 0xC20计数器使能清零寄存器。向某个比特位写1即可禁用对应的计数器。其位域定义与PMCNTENSET_EL0完全对应只是功能是“禁用”。编程模式示例// 假设我们要启用事件计数器2和周期计数器 // 使用PMCNTENSET_EL0 uint32_t enable_mask (1 31) | (1 2); // 位31: C, 位2: P_2 write_sysreg(enable_mask, PMCNTENSET_EL0); // 一段时间后只想禁用事件计数器2但保持周期计数器运行 // 使用PMCNTENCLR_EL0 write_sysreg((1 2), PMCNTENCLR_EL0);注意 直接读写PMCNTENSET_EL0和PMCNTENCLR_EL0本身也可以读取当前计数器的使能状态。读位为1表示对应计数器已启用。4.2 溢出标志与中断控制寄存器当计数器从最大值对于64位计数器是0xFFFFFFFF_FFFFFFFF加1回到0时就会发生溢出。PMU提供了管理溢出和中断的机制。PMOVSSET_EL0 / PMOVSCLR_EL0地址偏移 0xCC0 / 0xC80溢出标志状态置位/清零寄存器。当某个计数器溢出时硬件会自动将PMOVSSET_EL0中对应的比特位置1。软件可以通过向PMOVSCLR_EL0的对应位写1来清除该溢出标志。同样位31C对应周期计数器位[30:0]P_X对应事件计数器。重要提示PMCR_EL0寄存器中有一个LC长计数器位。它控制周期计数器PMCCNTR_EL0的溢出检测是基于位3132位溢出还是位6364位溢出。在AM62L这样的64位ARMv8-A处理器上通常使用64位周期计数因此LC位需要被正确设置。PMINTENSET_EL1 / PMINTENCLR_EL1地址偏移 0xC40 / 0xC60溢出中断使能置位/清零寄存器。这两个寄存器控制当计数器溢出时是否产生一个性能监控中断PMI。这对于实现基于时间的性能采样如perf record非常关键。向PMINTENSET_EL1的某个位写1就使能了对应计数器的溢出中断。当该计数器溢出且PMOVSSET_EL0中对应位被置起时就会触发中断。向PMINTENCLR_EL1的对应位写1则禁用该中断。注意 中断使能寄存器是_EL1后缀意味着通常需要在操作系统内核EL1或更高权限级别进行配置。中断处理流程简述配置PMEVTYPERn_EL0选择事件和过滤。配置PMINTENSET_EL1使能对应计数器的溢出中断。可选通过写计数器寄存器PMEVCNTRn_EL0设置一个初始值以控制溢出发生的频率即采样间隔。使能计数器PMCNTENSET_EL0。计数器溢出 →PMOVSSET_EL0对应位置1 → 触发PMI。在中断处理程序中读取PMOVSSET_EL0判断是哪个计数器溢出进行采样如读取堆栈然后写PMOVSCLR_EL0清除溢出标志。可选重设计数器初值继续监控。4.3 周期计数器过滤寄存器PMCCFILTR_EL0这是一个特殊的寄存器专门用于周期计数器PMCCNTR_EL0的过滤。它的位域布局与PMEVTYPERn_EL0的高6位P, U, NSK, NSU, NSH, M完全一致功能也完全相同只是它控制的是周期计数器的计数条件而不是某个特定事件。为什么需要它周期计数器通常用于计算CPU繁忙时间或CPI。你可能只关心用户态应用的CPU周期或者只关心非安全世界内核的CPU周期。通过配置PMCCFILTR_EL0你可以让周期计数器只在这些特定场景下递增从而得到更精确的“有效周期”数。例如在分析应用程序性能时设置U0, P1, NSU0, NSK1可以让周期计数器只在非安全用户态下计数这样得到的周期数就纯粹是应用代码消耗的排除了内核和中断的干扰。4.4 软件增量寄存器PMSWINC_EL0PMSWINC_EL0地址偏移 0xCA0是一个比较特殊的寄存器。向它的低6位位[5:0]中的某一位写1可以让对应的事件计数器PMEVCNTRx_EL0的值直接加1。位0对应计数器0位5对应计数器5AM62L上最多到5。这个功能有什么用测试与调试 在不依赖真实硬件事件的情况下验证你的PMU驱动、中断处理或采样逻辑是否正确。你可以手动“制造”一次溢出来测试中断服务程序。软件事件计数 虽然PMU主要监控硬件事件但你可以通过这个寄存器将某些软件事件例如特定函数被调用的次数、某个条件分支的触发次数也纳入PMU的计数框架。这需要修改内核或应用程序在特定位置插入写PMSWINC_EL0的指令。校准 用于评估PMU计数本身的开销。5. 实战在Linux内核中配置与使用PMU理论讲得再多不如动手实践。下面我将以一个具体的场景为例展示如何在Linux内核驱动或模块中利用AM62L的PMU监控用户态应用程序的L1数据缓存未命中次数。5.1 环境准备与地址映射首先我们需要在内核中访问PMU寄存器。对于AM62L这样的嵌入式SoCPMU寄存器通常是通过内存映射I/OMMIO方式访问的。手册中给出的物理地址0x000730030408对应PMEVTYPER2_EL0就是MMIO地址。#include linux/io.h #include linux/module.h #define PMU_BASE_PHYS 0x000730030000 // 假设的PMU模块基址需根据手册调整 #define PMEVTYPER2_OFFSET 0x408 #define PMEVCNTR2_OFFSET 0x208 // 事件计数器2的偏移通常为 0x200 (n * 8) #define PMCNTENSET_OFFSET 0xC00 static void __iomem *pmu_base; static int __init pmu_demo_init(void) { // 1. 将PMU物理地址映射到内核虚拟地址空间 pmu_base ioremap(PMU_BASE_PHYS, SZ_4K); // 映射4KB空间 if (!pmu_base) { pr_err(Failed to ioremap PMU region\n); return -ENOMEM; } // 现在可以通过 pmu_base offset 来读写寄存器了 // ... return 0; }注意 更现代和推荐的做法是利用ARM提供的内联汇编或专用API来访问这些系统寄存器因为有些寄存器可能只能通过MSR/MRS指令访问。但对于AM62L文档中给出的这些位于APB总线上的寄存器MMIO访问是可行的。在实际操作前务必确认芯片手册中寄存器的访问方式。5.2 配置PMEVTYPER2_EL0监控用户态L1D未命中假设我们从AM62L手册中查到L1数据缓存未命中L1D cache refill的事件编号是0x03这是一个示例实际编号需查表。我们的目标是只监控非安全世界用户态EL0的该事件。static void configure_pmu_counter(void __iomem *base) { uint32_t pmevtyper2_val; void __iomem *pmevtyper2_reg base PMEVTYPER2_OFFSET; // 2. 构建PMEVTYPER2_EL0寄存器值 // EVTCOUNT[9:0] 0x03 (L1D cache refill) // M[26] 0 (安全EL3我们不关心设为0。若EL3未实现此位RES0) // NSH[27] 0 (非安全EL2我们不关心设为0。若EL2未实现此位RES0) // NSU[28] 0 (因为U0我们想监控非安全EL0所以设NSUU0) // NSK[29] 1 (因为P1我们不想监控EL1所以设NSK!P即NSK1) // U[30] 0 (允许EL0计数) // P[31] 1 (禁止EL1计数) pmevtyper2_val (0x03 0) | // EVTCOUNT (0x0 26) | // M (0x0 27) | // NSH (0x0 28) | // NSU (0x1 29) | // NSK (0x0 30) | // U (0x1 31); // P // 3. 写入寄存器 writel(pmevtyper2_val, pmevtyper2_reg); pr_info(PMEVTYPER2_EL0 configured: 0x%08x\n, pmevtyper2_val); }5.3 使能计数器并读取结果配置好事件类型后需要使能计数器然后才能开始计数。static void enable_and_read_counter(void __iomem *base) { void __iomem *pmcntenset_reg base PMCNTENSET_OFFSET; void __iomem *pmevcntr2_reg base PMEVCNTR2_OFFSET; uint64_t counter_value; // 4. 使能事件计数器2 (设置PMCNTENSET_EL0的bit2) writel((1 2), pmcntenset_reg); pr_info(Counter 2 enabled.\n); // 5. 运行你想要监控的负载例如启动一个用户态测试程序 // ... 这里可以插入调度或等待代码 ... // 6. 停止计数器可选先停止再读更准确 // writel((1 2), base PMCNTENCLR_OFFSET); // 0xC20 // 7. 读取64位计数器值 // 注意64位寄存器可能需要分两次读取或使用readq()如果平台支持 counter_value readq(pmevcntr2_reg); // 或者用两次readl处理高低32位 pr_info(PMEVCNTR2_EL0 value: %llu\n, counter_value); // 8. 禁用计数器 writel((1 2), base 0xC20); // PMCNTENCLR_EL0 }5.4 利用溢出中断进行周期采样对于性能剖析工具如perf更常用的模式是基于周期计数器的溢出中断进行采样。// 这是一个简化的概念性示例真实的中断处理更复杂 static irqreturn_t pmu_overflow_handler(int irq, void *dev_id) { uint32_t overflow_flags; // 1. 读取PMOVSSET_EL0判断是哪个计数器溢出 overflow_flags readl(pmu_base 0xCC0); // PMOVSSET_EL0 if (overflow_flags (1 31)) { // 周期计数器溢出 pr_info(Cycle counter overflow!\n); // 进行采样例如获取当前进程PID、指令指针(IP)等 // sample_current_task(); // 清除溢出标志 writel((1 31), pmu_base 0xC80); // PMOVSCLR_EL0 } // 检查其他事件计数器... return IRQ_HANDLED; } static int setup_pmu_interrupt(void) { int irq_num; // 需要从设备树或平台数据中获取PMU中断号 // ... 获取irq_num ... // 1. 配置周期计数器过滤如果需要 // writel(filter_val, pmu_base PMCCFILTR_OFFSET); // 2. 使能周期计数器溢出中断 writel((1 31), pmu_base 0xC40); // PMINTENSET_EL1, bit31 // 3. 设置周期计数器初始值以控制采样频率 // 例如如果CPU频率为1GHz想要每秒1000次采样则初始值设为 1e9 / 1000 1,000,000 // writeq(initial_value, pmu_base PMCCNTR_OFFSET); // 4. 使能周期计数器 writel((1 31), pmu_base PMCNTENSET_OFFSET); // 5. 注册中断处理程序 return request_irq(irq_num, pmu_overflow_handler, 0, pmu_overflow, NULL); }6. 常见问题、调试技巧与最佳实践在实际使用PMU的过程中你肯定会遇到各种问题。下面是我总结的一些常见坑点和解决思路。6.1 问题排查清单现象可能原因排查步骤计数器始终为01. 计数器未使能。2. 事件编号错误或未实现。3. 过滤条件设置过于严格没有事件满足条件。4. 在错误的异常级别访问/配置寄存器。1. 检查PMCNTENSET_EL0对应位是否已置1。2. 核对芯片手册中的事件编号表使用一个简单的事件如CPU周期0x11测试。3. 简化过滤条件先设置P0, U0其他过滤位全0进行全局计数测试。4. 确认当前运行在EL1或更高权限才能配置PMU。用户态EL0默认无权限。计数器值增长异常快或慢1. 事件理解错误如将“缓存访问”误认为“缓存未命中”。2. 多个核心共享计数器需确认是否每个CPU核心有独立的PMU。3. 系统中有其他软件如perf也在使用PMU造成冲突。1. 再次确认事件编号的定义。2. 查阅芯片手册确认PMU是 per-core 还是 per-cluster。3. 检查系统中有无其他性能监控工具在运行。无法触发溢出中断1. 中断未使能PMINTENSET_EL1。2. 溢出标志未清除导致后续溢出被屏蔽。3. 中断控制器GIC配置错误或中断号不对。4. 计数器初始值太大溢出所需时间过长。1. 读取PMINTENSET_EL1确认对应位为1。2. 在中断处理程序中必须写PMOVSCLR_EL0清除标志。3. 确认设备树中PMU中断号正确并在驱动中成功申请到该IRQ。4. 设置一个较小的计数器初始值进行测试。读回的事件编号与写入的不同写入了未实现的“实现定义事件”编号。手册规定对于未实现的实现定义事件读回的值是UNKNOWN。只使用文档中列明的事件。在用户态程序中使用perf命令报错“Permission denied”用户态默认无权访问PMU寄存器。1. 内核需要启用CONFIG_PERF_EVENTS。2. 对于ARM可能还需要内核启用CONFIG_ARM_PMU和CONFIG_ARM_PMU_ACPI或基于设备树的PMU驱动。3. 有些系统需要通过sysctl或设置/proc/sys/kernel/perf_event_paranoid为较低值如-1来降低权限限制。6.2 调试与验证技巧从简单开始 首先不要配置任何过滤P0, U0, 其他位0使用一个最通用、肯定存在的事件比如CPU周期Cycle。虽然周期计数器PMCCNTR_EL0是独立的但你可以通过PMEVTYPERn_EL0选择架构定义的周期事件例如ARMv8可能定义了0x11作为CPU周期事件。先确保计数器能正常累加。使用软件增量寄存器测试 在怀疑硬件事件或过滤逻辑有问题时配置好一个计数器后不运行负载而是直接写PMSWINC_EL0手动增加计数器。如果计数器值随之增加说明配置和使能逻辑是正确的问题可能出在事件选择或过滤条件上。检查PMCFGR寄存器 在驱动初始化时读取PMCFGR寄存器确认N字段的值是否符合预期AM62L应为6。这可以验证PMU硬件是否被正确识别和初始化。隔离核心 在SMP系统中确保你的测试任务被绑定到某个特定的CPU核心上并且在该核心上配置PMU。避免任务在核心间迁移导致计数不准确或配置混乱。利用内核的PMU驱动和perf 在编写自定义驱动前先尝试用Linux内核自带的perf工具。如果perf list能列出事件perf stat能计数说明硬件PMU是好的问题出在你的底层配置代码。可以用perf作为基准来验证你的裸机寄存器配置是否正确。6.3 性能监控的最佳实践明确监控目标 在配置PMU前想清楚你要回答什么问题是缓存瓶颈、分支预测问题还是指令吞吐量这决定了你选择哪些事件。理解事件相关性 很多性能指标需要多个事件组合计算。例如CPI每指令周期数CPU周期数 / 退休指令数。你需要同时监控周期计数器和退休指令计数器。注意监控开销 虽然PMU是硬件计数但频繁的溢出中断、在中断处理程序中执行复杂操作如栈回溯会带来显著开销影响被监控程序的真实行为。对于生产环境倾向于使用计数perf stat而非采样perf record或者设置较低的采样频率。结合软件上下文 硬件计数器告诉你“发生了什么”但不知道“谁引起的”。在中断处理程序中尽可能记录进程ID、线程ID、函数地址等软件上下文信息这样才能将性能事件与具体的代码关联起来。善用过滤功能 这是ARM PMU的高级特性。不要总是全局监控。当你怀疑问题出在用户态某个库或者内核的某个子系统时用过滤功能将监控范围缩小可以大幅减少无关事件的干扰让数据更清晰。ARM PMU是一个功能强大且复杂的子系统从理解寄存器位域到写出稳定可靠的性能剖析代码需要大量的实践和调试。希望这篇结合AM62L实例的详解能为你提供一条清晰的路径。记住核心永远是那两个问题你想数什么EVTCOUNT和你想在什么情况下数过滤位。把这两个问题搞明白你就掌握了ARM PMU的精髓。
