相关阅读静态时序分析https://blog.csdn.net/weixin_45791458/category_12567571.html?spm1001.2014.3001.5482在静态时序分析中门控时钟保持时间检查约束了门控单元的门控引脚和时钟引脚之间的时序关系以满足门控单元的保持时间要求。简单来说对于发射触发器和捕获触发器都为上升沿触发就是如果使用与门作为门控单元门控时钟保持时间要求门控信号在时钟信号的下降沿到达之后一段时间再到达这是为了不在时钟路径上产生毛刺如果使用或门作为门控单元门控时钟保持时间要求门控信号在时钟信号的上升沿到达之后一段时间再到达这是为了不在时钟路径上产生毛刺。通常来说在检查一条时序路径时会有一个发射触发器即发射数据的触发器就算是输入端口也会有一个假想的发射触发器还有一个捕获触发器即捕获数据的触发器就算是输出端口也会有一个假想的捕获触发器进行门控时钟保持时间检查时我们会使用最小路径即延迟最小的时序路径。有一点需要特别注意发射触发器和捕获触发器的时钟并不一定是同一个时钟虽然在同步设计中常常能保证这一点。门控时钟保持时间检查是从发射时钟的某个有效沿到其后捕获时钟的最近上升/下降沿由门控单元种类决定不包括同时的前一个沿这里的先后并不考虑时钟延迟包括时钟网络延迟和时钟源延迟、时钟不确定度的即考虑理想情况。在同步设计中由于理想情况下时钟是对齐的因此发射捕获时钟的任何一个沿的检查都是等效的·。对于Design Compiler是否进行门控时钟保持时间检查和门控时钟保持时间的大小取决于门控时钟的单元是否有相应的属性gated_fall_clock_hold和gated_rise_clock_hold对于离散门控单元或是能否从逻辑库中获取门控时钟保持时间对于集成门控单元(ICG)如果在门控时钟综合(-gate_clock)前使用了set_clock_gating_style命令设置了门控时钟保持时间集成和离散门控时钟单元的相应属性值会被重新设置否则离散门控单元的相应属性值默认被设置为0除此之外还可以使用set_clock_gating_check命令设置相应属性值。需要注意的是如果将设计保存为Verilog格式的网表则其会丢失所有属性重新读取后必须使用set_clock_gating_check命令设置相应属性值才能对离散门控单元进行门控时钟保持时间检查集成门控单元可以从逻辑库中获取门控时钟保持时间因此不需要。需要注意的是即使以上操作能够恢复门控时钟保持时间检查但这不代表着门控单元正确识别了正确识别门控时钟需要更多操作。对于PrimeTime默认进行门控时钟保持时间检查集成门控单元从逻辑库中获取相应的属性值而离散门控单元的默认属性值为0可以使用set_clock_gating_check命令设置相应属性值。发射时钟和捕获时钟相同例如对于图1假设使用离散门控单元或门其中左边的en_reg_reg是发射触发器而右边的out_reg是捕获触发器。图1 一个简单的例子图2是时钟的波形图周期为10ns假设D触发器是上升沿触发则发射触发器会在5ns、15ns、25ns...发射数据而捕获触发器则相应的会在5ns、15ns、25ns...捕获数据并检查门控时钟保持时间是否满足要求。图2 时钟波形图使用report_timing -delay_type min命令可以报告时序检查结果如图3所示就是从en_reg_reg触发器的时钟引脚CK到门控单元的输入引脚B的时序路径的报告。图3 门控时钟保持时间时序报告图3中Path_type为min表示这是一个门控时钟保持时间检查或最小延迟时间检查注意将其与其他SDC命令中的-max和-min选项区分开并不代表着-max选项指定的参数就只用于门控时钟保持时间检查也不代表着-min选项指定的参数就只用于门控时钟保持时间检查这取决于工作模式是否为bc_wc模式还是on_chip_variation模式。从图3中可以看出发射时钟选择了5ns时的上升沿而捕获时钟也选择了5ns时的下降沿在报告的最后给出了时序检查的裕度(slack)在满足时序要求的设计中裕度应该是正的并且留有一定的余量。发射时钟和捕获时钟不同下面来看一个发射时钟和捕获时钟不是同一个时钟的例子。以图4为例此时en_reg_reg触发器的时钟改为clk1周期为16如图5所示而out_reg触发器的时钟改为clk2周期为14如图6所示。图4 发射时钟和捕获时钟不同的例子图5 时钟clk1的波形图图6 时钟clk2的波形图根据我们的规则易知发射时钟的有效沿在8ns、24ns、40ns、56ns...而捕获时钟需要检查的相应有效沿在7ns、21ns、35ns、63ns...。在进行保持时间检查时会对最难满足条件的时钟沿时刻组合进行检查即相隔最短的一组时刻在本例中为发射时钟在56ns而捕获时钟在63ns时。图7的时序报告证明了这一分析。图7 门控时钟保持时间时序报告
静态时序分析：门控时钟保持时间检查
发布时间：2026/7/16 20:23:12
相关阅读静态时序分析https://blog.csdn.net/weixin_45791458/category_12567571.html?spm1001.2014.3001.5482在静态时序分析中门控时钟保持时间检查约束了门控单元的门控引脚和时钟引脚之间的时序关系以满足门控单元的保持时间要求。简单来说对于发射触发器和捕获触发器都为上升沿触发就是如果使用与门作为门控单元门控时钟保持时间要求门控信号在时钟信号的下降沿到达之后一段时间再到达这是为了不在时钟路径上产生毛刺如果使用或门作为门控单元门控时钟保持时间要求门控信号在时钟信号的上升沿到达之后一段时间再到达这是为了不在时钟路径上产生毛刺。通常来说在检查一条时序路径时会有一个发射触发器即发射数据的触发器就算是输入端口也会有一个假想的发射触发器还有一个捕获触发器即捕获数据的触发器就算是输出端口也会有一个假想的捕获触发器进行门控时钟保持时间检查时我们会使用最小路径即延迟最小的时序路径。有一点需要特别注意发射触发器和捕获触发器的时钟并不一定是同一个时钟虽然在同步设计中常常能保证这一点。门控时钟保持时间检查是从发射时钟的某个有效沿到其后捕获时钟的最近上升/下降沿由门控单元种类决定不包括同时的前一个沿这里的先后并不考虑时钟延迟包括时钟网络延迟和时钟源延迟、时钟不确定度的即考虑理想情况。在同步设计中由于理想情况下时钟是对齐的因此发射捕获时钟的任何一个沿的检查都是等效的·。对于Design Compiler是否进行门控时钟保持时间检查和门控时钟保持时间的大小取决于门控时钟的单元是否有相应的属性gated_fall_clock_hold和gated_rise_clock_hold对于离散门控单元或是能否从逻辑库中获取门控时钟保持时间对于集成门控单元(ICG)如果在门控时钟综合(-gate_clock)前使用了set_clock_gating_style命令设置了门控时钟保持时间集成和离散门控时钟单元的相应属性值会被重新设置否则离散门控单元的相应属性值默认被设置为0除此之外还可以使用set_clock_gating_check命令设置相应属性值。需要注意的是如果将设计保存为Verilog格式的网表则其会丢失所有属性重新读取后必须使用set_clock_gating_check命令设置相应属性值才能对离散门控单元进行门控时钟保持时间检查集成门控单元可以从逻辑库中获取门控时钟保持时间因此不需要。需要注意的是即使以上操作能够恢复门控时钟保持时间检查但这不代表着门控单元正确识别了正确识别门控时钟需要更多操作。对于PrimeTime默认进行门控时钟保持时间检查集成门控单元从逻辑库中获取相应的属性值而离散门控单元的默认属性值为0可以使用set_clock_gating_check命令设置相应属性值。发射时钟和捕获时钟相同例如对于图1假设使用离散门控单元或门其中左边的en_reg_reg是发射触发器而右边的out_reg是捕获触发器。图1 一个简单的例子图2是时钟的波形图周期为10ns假设D触发器是上升沿触发则发射触发器会在5ns、15ns、25ns...发射数据而捕获触发器则相应的会在5ns、15ns、25ns...捕获数据并检查门控时钟保持时间是否满足要求。图2 时钟波形图使用report_timing -delay_type min命令可以报告时序检查结果如图3所示就是从en_reg_reg触发器的时钟引脚CK到门控单元的输入引脚B的时序路径的报告。图3 门控时钟保持时间时序报告图3中Path_type为min表示这是一个门控时钟保持时间检查或最小延迟时间检查注意将其与其他SDC命令中的-max和-min选项区分开并不代表着-max选项指定的参数就只用于门控时钟保持时间检查也不代表着-min选项指定的参数就只用于门控时钟保持时间检查这取决于工作模式是否为bc_wc模式还是on_chip_variation模式。从图3中可以看出发射时钟选择了5ns时的上升沿而捕获时钟也选择了5ns时的下降沿在报告的最后给出了时序检查的裕度(slack)在满足时序要求的设计中裕度应该是正的并且留有一定的余量。发射时钟和捕获时钟不同下面来看一个发射时钟和捕获时钟不是同一个时钟的例子。以图4为例此时en_reg_reg触发器的时钟改为clk1周期为16如图5所示而out_reg触发器的时钟改为clk2周期为14如图6所示。图4 发射时钟和捕获时钟不同的例子图5 时钟clk1的波形图图6 时钟clk2的波形图根据我们的规则易知发射时钟的有效沿在8ns、24ns、40ns、56ns...而捕获时钟需要检查的相应有效沿在7ns、21ns、35ns、63ns...。在进行保持时间检查时会对最难满足条件的时钟沿时刻组合进行检查即相隔最短的一组时刻在本例中为发射时钟在56ns而捕获时钟在63ns时。图7的时序报告证明了这一分析。图7 门控时钟保持时间时序报告
