X-BAR9.1 输入X-BAR9.2 ePWMCLB与 GPIO 输出 X-BAR9.2.1 ePWM X-BAR9.2.1.1 ePWM X-BAR 架构9.2.2 CLB X-BAR9.2.2.1 CLB X-BAR 架构9.2.3 GPIO 输出 X-BAR9.2.3.1 GPIO 输出 X-BAR 架构9.2.4 X-BAR 标志位9.3 XBAR 寄存器9.3.1 XBAR 基地址表9.3.2 INPUT_XBAR_REGS 寄存器交叉开关本章统称为X-BAR提供灵活的信号连接能力可实现设备输入、输出及内部资源的多重配置。该器件共包含四个 X-BAR输入 X-BARInput X-BAR输出 X-BAROutput X-BARCLB X-BARePWM X-BAR各 X-BAR 的命名基于其信号流向特征输入 X-BAR将外部信号引入器件内部输出 X-BAR将内部信号输出至 GPIOCLB X-BAR和ePWM X-BAR分别将信号导向 CLB 和 ePWM 模块关于各 X-BAR 的详细说明请参阅后续章节。9.1 输入X-BAR在本器件中输入 X-BAR 用于将 GPIO 信号路由至多种不同 IP 模块包括ADC模数转换器eCAP增强型捕获模块ePWM增强型脉宽调制器外部中断输入 X-BAR 可访问所有 GPIO并能将每个信号路由至前述任一或多个IP 模块。AIO模拟输入输出的数字输入也可通过输入 X-BAR 访问。这种灵活性通过仅需任意 GPIO 引脚可用的方式缓解了外设复用约束。需注意GPIO 复用功能选择不影响输入 X-BAR 的操作——输入 X-BAR 直接连接输入缓冲器的信号至选定目标。因此可实现诸如将某外设输出路由至另一外设的功能例如通过 eCAP 测量 ePWM 输出以进行频率测试。输入 X-BAR 通过INPUTxSELECT 寄存器进行配置。每个 INPUTx 的可用 IP 目标如图 9-1 和表 9-1 所示。详细配置信息请参阅 XBAR 寄存器章节中的INPUT_XBAR_REGS 寄存器定义。9.2 ePWMCLB与 GPIO 输出 X-BAR本节介绍 ePWM X-BAR、CLB X-BAR 和 GPIO 输出 X-BAR。9.2.1 ePWM X-BARePWM X-BAR 将信号传输至 ePWM 模块具体连接至每个 ePWM 模块的数字比较DC子模块用于实现跳变区域tripzone和同步等操作。关于 DC 子模块的其他应用方式请参阅《增强型脉宽调制器 (ePWM)》章节。图 9-2 展示了 ePWM X-BAR 的架构注除输出锁存器外其架构与 GPIO 输出 X-BAR 完全相同。9.2.1.1 ePWM X-BAR 架构ePWM X-BAR 提供 8 个输出分别路由至各 ePWM 模块。图 9-2 展示了单个输出的架构所有输出架构相同。配置流程通过表 9-2 确定需要传输至 ePWM 的信号每个 TRIPx 输出最多可从每个多路复用器共 32 个选择 1 个信号通过 TRIPxMUX0TO15CFG 和 TRIPxMUX16TO31CFG 寄存器选择各多路复用器的输入通过 TRIPxMUXENABLE 寄存器使能需要的多路复用器所有使能的多路复用器信号将进行逻辑或运算后传输至 ePWM 的相应 TRIPx 信号可选通过 TRIPOUTINV 寄存器对信号进行反相注意请勿在应用中使用Reserved保留信号。9.2.2 CLB X-BARCLB X-BAR 将信号传输至 CLB 模块。图 9-3 展示了 CLB X-BAR 的架构注除输出锁存器外其架构与 GPIO 输出 X-BAR 完全相同。9.2.2.1 CLB X-BAR 架构CLB X-BAR 提供 8 个输出分别路由至各 CLB 模块。图 9-3 展示了单个输出的架构所有输出架构相同。配置流程通过表 9-3 确定需要传输至 CLB 的信号每个 AUXSIGx 输出最多可从每个多路复用器共 31 个选择 1 个信号通过AUXSIGxMUX0TO15CFG和AUXSIGxMUX16TO31CFG寄存器选择各多路复用器的输入通过AUXSIGxMUXENABLE寄存器使能需要的多路复用器所有使能的多路复用器信号将进行逻辑或运算后传输至 CLB 的相应 AUXSIGx 信号可选通过AUXSIGOUTINV寄存器对信号进行反相9.2.3 GPIO 输出 X-BARGPIO 输出 X-BAR 将器件内部信号引出至 GPIO。图 9-4 展示了其架构。该 X-BAR 包含 8 个输出每个输出在 GPIO 复用器中至少占有一个位置标记为 OUTPUTXBARx支持选择单信号或最多 32 个信号的逻辑或组合。9.2.3.1 GPIO 输出 X-BAR 架构GPIO 输出 X-BAR 提供 8 个输出路由至 GPIO 模块。图 9-4 展示了单个输出的架构所有输出架构相同且除输出锁存器外与 ePWM X-BAR 架构一致。配置流程通过表 9-4 确定需要输出至 GPIO 的信号每个 OUTPUTXBARx 输出最多可从每个多路复用器共 32 个选择 1 个信号通过OUTPUTxMUX0TO15CFG和OUTPUTxMUX16TO31CFG寄存器选择各多路复用器输入通过OUTPUTxMUXENABLE寄存器使能需要的多路复用器所有使能的多路复用器信号将进行逻辑或运算后传输至 GPIO 模块的相应 OUTPUTx 信号可选通过OUTPUTINV寄存器对信号进行反相最终信号需通过GpioCtrlRegs.GPxMUX和GpioCtrlRegs.GPxGMUX寄存器选择正确的 OUTPUTx 复用选项才能在 GPIO 引脚上可见。注意请勿在应用中使用Reserved保留信号。9.2.4 X-BAR 标志位除 CMPSS 信号外ePWM X-BAR 和输出 X-BAR 具有完全相同的输入信号。由于输入信号相似这两个 X-BAR 共享同一组输入标志位来指示哪些输入信号被触发。当事件发生时软件可通过检查这些标志位进行状态判断详见图 9-5。每个输入信号在XBARFLGx 寄存器中都有一个专用位。标志位一旦置位将保持状态直至通过相应的XBARCLRx 寄存器清除。9.3 XBAR 寄存器本节介绍交叉开关XBAR相关寄存器。9.3.1 XBAR 基地址表9.3.2 INPUT_XBAR_REGS 寄存器表 9-6 列出了 INPUT_XBAR_REGS 寄存器组。未在表 9-6 中列出的所有寄存器偏移地址均应视为保留位置其内容不可修改。
DSP学习F28004x数据手册：第9章-X-BAR
发布时间：2026/7/16 19:42:24
X-BAR9.1 输入X-BAR9.2 ePWMCLB与 GPIO 输出 X-BAR9.2.1 ePWM X-BAR9.2.1.1 ePWM X-BAR 架构9.2.2 CLB X-BAR9.2.2.1 CLB X-BAR 架构9.2.3 GPIO 输出 X-BAR9.2.3.1 GPIO 输出 X-BAR 架构9.2.4 X-BAR 标志位9.3 XBAR 寄存器9.3.1 XBAR 基地址表9.3.2 INPUT_XBAR_REGS 寄存器交叉开关本章统称为X-BAR提供灵活的信号连接能力可实现设备输入、输出及内部资源的多重配置。该器件共包含四个 X-BAR输入 X-BARInput X-BAR输出 X-BAROutput X-BARCLB X-BARePWM X-BAR各 X-BAR 的命名基于其信号流向特征输入 X-BAR将外部信号引入器件内部输出 X-BAR将内部信号输出至 GPIOCLB X-BAR和ePWM X-BAR分别将信号导向 CLB 和 ePWM 模块关于各 X-BAR 的详细说明请参阅后续章节。9.1 输入X-BAR在本器件中输入 X-BAR 用于将 GPIO 信号路由至多种不同 IP 模块包括ADC模数转换器eCAP增强型捕获模块ePWM增强型脉宽调制器外部中断输入 X-BAR 可访问所有 GPIO并能将每个信号路由至前述任一或多个IP 模块。AIO模拟输入输出的数字输入也可通过输入 X-BAR 访问。这种灵活性通过仅需任意 GPIO 引脚可用的方式缓解了外设复用约束。需注意GPIO 复用功能选择不影响输入 X-BAR 的操作——输入 X-BAR 直接连接输入缓冲器的信号至选定目标。因此可实现诸如将某外设输出路由至另一外设的功能例如通过 eCAP 测量 ePWM 输出以进行频率测试。输入 X-BAR 通过INPUTxSELECT 寄存器进行配置。每个 INPUTx 的可用 IP 目标如图 9-1 和表 9-1 所示。详细配置信息请参阅 XBAR 寄存器章节中的INPUT_XBAR_REGS 寄存器定义。9.2 ePWMCLB与 GPIO 输出 X-BAR本节介绍 ePWM X-BAR、CLB X-BAR 和 GPIO 输出 X-BAR。9.2.1 ePWM X-BARePWM X-BAR 将信号传输至 ePWM 模块具体连接至每个 ePWM 模块的数字比较DC子模块用于实现跳变区域tripzone和同步等操作。关于 DC 子模块的其他应用方式请参阅《增强型脉宽调制器 (ePWM)》章节。图 9-2 展示了 ePWM X-BAR 的架构注除输出锁存器外其架构与 GPIO 输出 X-BAR 完全相同。9.2.1.1 ePWM X-BAR 架构ePWM X-BAR 提供 8 个输出分别路由至各 ePWM 模块。图 9-2 展示了单个输出的架构所有输出架构相同。配置流程通过表 9-2 确定需要传输至 ePWM 的信号每个 TRIPx 输出最多可从每个多路复用器共 32 个选择 1 个信号通过 TRIPxMUX0TO15CFG 和 TRIPxMUX16TO31CFG 寄存器选择各多路复用器的输入通过 TRIPxMUXENABLE 寄存器使能需要的多路复用器所有使能的多路复用器信号将进行逻辑或运算后传输至 ePWM 的相应 TRIPx 信号可选通过 TRIPOUTINV 寄存器对信号进行反相注意请勿在应用中使用Reserved保留信号。9.2.2 CLB X-BARCLB X-BAR 将信号传输至 CLB 模块。图 9-3 展示了 CLB X-BAR 的架构注除输出锁存器外其架构与 GPIO 输出 X-BAR 完全相同。9.2.2.1 CLB X-BAR 架构CLB X-BAR 提供 8 个输出分别路由至各 CLB 模块。图 9-3 展示了单个输出的架构所有输出架构相同。配置流程通过表 9-3 确定需要传输至 CLB 的信号每个 AUXSIGx 输出最多可从每个多路复用器共 31 个选择 1 个信号通过AUXSIGxMUX0TO15CFG和AUXSIGxMUX16TO31CFG寄存器选择各多路复用器的输入通过AUXSIGxMUXENABLE寄存器使能需要的多路复用器所有使能的多路复用器信号将进行逻辑或运算后传输至 CLB 的相应 AUXSIGx 信号可选通过AUXSIGOUTINV寄存器对信号进行反相9.2.3 GPIO 输出 X-BARGPIO 输出 X-BAR 将器件内部信号引出至 GPIO。图 9-4 展示了其架构。该 X-BAR 包含 8 个输出每个输出在 GPIO 复用器中至少占有一个位置标记为 OUTPUTXBARx支持选择单信号或最多 32 个信号的逻辑或组合。9.2.3.1 GPIO 输出 X-BAR 架构GPIO 输出 X-BAR 提供 8 个输出路由至 GPIO 模块。图 9-4 展示了单个输出的架构所有输出架构相同且除输出锁存器外与 ePWM X-BAR 架构一致。配置流程通过表 9-4 确定需要输出至 GPIO 的信号每个 OUTPUTXBARx 输出最多可从每个多路复用器共 32 个选择 1 个信号通过OUTPUTxMUX0TO15CFG和OUTPUTxMUX16TO31CFG寄存器选择各多路复用器输入通过OUTPUTxMUXENABLE寄存器使能需要的多路复用器所有使能的多路复用器信号将进行逻辑或运算后传输至 GPIO 模块的相应 OUTPUTx 信号可选通过OUTPUTINV寄存器对信号进行反相最终信号需通过GpioCtrlRegs.GPxMUX和GpioCtrlRegs.GPxGMUX寄存器选择正确的 OUTPUTx 复用选项才能在 GPIO 引脚上可见。注意请勿在应用中使用Reserved保留信号。9.2.4 X-BAR 标志位除 CMPSS 信号外ePWM X-BAR 和输出 X-BAR 具有完全相同的输入信号。由于输入信号相似这两个 X-BAR 共享同一组输入标志位来指示哪些输入信号被触发。当事件发生时软件可通过检查这些标志位进行状态判断详见图 9-5。每个输入信号在XBARFLGx 寄存器中都有一个专用位。标志位一旦置位将保持状态直至通过相应的XBARCLRx 寄存器清除。9.3 XBAR 寄存器本节介绍交叉开关XBAR相关寄存器。9.3.1 XBAR 基地址表9.3.2 INPUT_XBAR_REGS 寄存器表 9-6 列出了 INPUT_XBAR_REGS 寄存器组。未在表 9-6 中列出的所有寄存器偏移地址均应视为保留位置其内容不可修改。
