数字电路构件 与 晶体管 关系总结 | GPT定时器 延伸阅读

关键结论万物源于晶体管从2个MOS管非门到几十亿个处理器复杂度递增CMOS是核心技术NMOSPMOS互补低功耗、高速度存储分两类触发器/SRAM快、贵、不用刷新缓存/寄存器DRAM慢、便宜、要刷新内存定时器本质时钟分频计数比较层层组合设计权衡速度 vs 面积 vs 功耗根据需求选择一、基础晶体管类型1.1 MOS晶体管金属氧化物半导体类型符号导通条件特点NMOSN沟道栅极为高电平(1)导通导通电阻小适合拉低PMOSP沟道栅极为低电平(0)导通适合拉高CMOS技术NMOS PMOS 互补组合功耗低、速度快是现代芯片的基础。二、基本逻辑门由晶体管构成2.1 非门NOTPMOS ──┐ ├─ 输出 NMOS ──┘ 输入 → 栅极 ​ 功能输入1→输出0输入0→输出1 晶体管1个PMOS 1个NMOS 2个2.2 与门AND串联结构输入A、B的NMOS串联 并联结构输入A、B的PMOS并联 ​ 功能A1且B1 → 输出1否则输出0 晶体管2个PMOS 2个NMOS 4个2.3 或门OR并联结构输入A、B的NMOS并联 串联结构输入A、B的PMOS串联 ​ 功能A1或B1 → 输出1否则输出0 晶体管2个PMOS 2个NMOS 4个2.4 异或门XOR复杂组合多个晶体管实现 功能A≠B → 输出1AB → 输出0 晶体管约6-10个视设计而定 ​ 用途比较器、加法器的核心三、触发器Flip-Flop由逻辑门构成3.1 SR锁存器最基础的存储单元两个或非门ORNOT交叉耦合 ​ ┌───┐ ┌───┐ │ OR├──┬──┤OR │ └─┬─┘ │ └─┬─┘ │ │ │ └────┴────┘ ​ 功能存储1位数据0或1 晶体管约8个4个逻辑门×2个晶体管3.2 D触发器常用存储单元SR锁存器 传输门 时钟控制 ​ 结构主从两级锁存器 - 主锁存器时钟0时采样 - 从锁存器时钟1时输出 ​ 功能时钟上升沿时D端数据传送到Q端 晶体管约20-24个 ​ 特点 - 同步电路的基础 - 数据在时钟边沿稳定更新四、功能构件由触发器/逻辑门构成4.1 计数器由触发器串联构成结构N个触发器串联 N位计数器 例4个触发器 → 4位计数器0-15 ​ 工作原理 输入时钟 → 触发器1翻转 → 触发器2翻转 → ... 每次时钟上升沿计数值1 ​ 类型 - 异步计数器低位触发器输出作为高位时钟简单但有延迟 - 同步计数器所有触发器共用同一时钟速度快 ​ 晶体管数量 - 4位计数器约80-100个 - 32位计数器约640-800个4.2 分频器计数器 比较复位逻辑结构计数器 满N清零电路 ​ 工作原理 1. 计数器正常计数 2. 比较器检测到计数值 设定值N 3. 输出一个脉冲 4. 计数器清零重新计数 ​ 例10分频器 - 4位计数器0-15 - 比较器检测 10 - 到10就清零输出 ​ 晶体管数量 - 10分频约100-120个计数器比较逻辑4.3 比较器由逻辑门构成结构XOR门 AND门 OR门组合 ​ 功能比较两个二进制数的大小 ​ 4位比较器 ┌─────────────────────────────────┐ │ A[3:0] B[3:0] │ │ │ │ 每一位XOR → 相等检测 │ │ 组合AND/OR → AB, AB, AB │ │ │ │ 输出EQ(相等), GT(大于), LT(小于)│ └─────────────────────────────────┘ ​ 晶体管数量 - 4位比较器约200-300个 - 32位比较器约数千个4.4 定时器计数器 比较器 控制逻辑结构 ┌────────────────────────────────────┐ │ 时钟输入 → 预分频器 → 计数器 │ │ ↓ │ │ 比较器 ← 设定值寄存器 │ │ ↓ │ │ 中断/输出/重载 │ └────────────────────────────────────┘ ​ 功能精确计时、定时中断、PWM输出 ​ GPT定时器特点 - 32位计数器大范围计时 - 12位预分频器1-4096分频 - 多个比较通道五、存储器由晶体管构成5.1 SRAM静态随机存取存储器存储单元6个晶体管6T结构 ​ ┌─────────────────┐ │ 字线(Word Line) │ │ │ │ │ ┌───┴───┐ │ │ │ M1 M2│ │ 交叉耦合 │ └───┬───┘ │ 两个反相器 │ ┌───┴───┐ │ │ │ M3 M4│ │ │ └───┬───┘ │ │ ┌───┴───┐ │ │ │ M5 M6│ 读写 │ │ └───┬───┘ 通路 │ │ 位线(Bit Line) │ └─────────────────┘ ​ 特点 - 不用刷新通电就保持 - 速度快几ns - 密度低6个晶体管/位 - 用于CPU缓存L1/L2/L3 ​ 晶体管数量 - 1KB SRAM约48000个 - 1MB SRAM约4800万个5.2 DRAM动态随机存取存储器存储单元1个晶体管 1个电容1T1C结构 ​ ┌─────────┐ │ 字线(WL) │ │ │ │ │ [T] │ 晶体管开关 │ │ │ │ [C] │ 电容存电荷 │ │ │ │ 位线(BL)│ └─────────┘ ​ 工作原理 - 电容有电荷 1无电荷 0 - 晶体管作为开关控制读写 ​ 特点 - 电容会漏电需要不断刷新每隔几ms - 速度慢几十ns - 密度极高1个晶体管/位 - 用于内存条DDR4/DDR5 ​ 晶体管数量 - 1GB DRAM约10亿个晶体管 10亿个电容六、构件关系总结6.1 层级关系晶体管NMOS/PMOS ↓ 组成 逻辑门NOT/AND/OR/XOR ↓ 组成 触发器Flip-Flop ↓ 组成 功能构件计数器/分频器/比较器 ↓ 组成 复杂系统定时器/处理器/存储器6.2 功能对比表构件核心组成晶体管数量主要功能含位数影响特点非门2个MOS2取反固定1位最基础与门4个MOS4逻辑与固定1位条件判断或门4个MOS4逻辑或固定1位条件组合异或门6-10个MOS6-10不等检测固定1位比较/加法SR锁存器8个MOS8存储1位数据最基础存储D触发器20-24个MOS20-24同步存储1位N个串联存N位时序基础计数器N×触发器20N~24N计数0~2^N-1位越多范围越大4位0-1532位0-42亿分频/定时基础分频器计数器比较100-150降频N位支持最大2^N分频位越多分频范围越广时钟管理比较器XORAND/OR200-3000比较N位数位越多精度越高4位0-1532位0-42亿判断大小SRAM6T/位6N快速存储N位位越多容量越大缓存DRAM1T1C/位N大容量存储N位位越多容量越大内存6.3 相互关系┌─────────────────────────────────────────────────────────┐ │ 数字系统 │ ├─────────────────────────────────────────────────────────┤ │ │ │ 时钟源 ──→ 分频器 ──→ 计数器 ──→ 定时器 │ │ ↑ ↓ │ │ │ 比较器 ←──→ 中断控制 │ │ │ │ │ 数据总线 ←──→ 寄存器组触发器阵列 │ │ ↓ │ │ 存储器SRAM缓存 DRAM内存 │ │ │ │ 核心关系 │ │ - 分频器 计数器 复位逻辑 │ │ - 定时器 分频器 计数器 比较器 │ │ - 寄存器 触发器阵列 │ │ - SRAM 6T单元阵列 │ │ - DRAM 1T1C单元阵列 │ │ │ └─────────────────────────────────────────────────────────┘七、关键结论万物源于晶体管从2个MOS管非门到几十亿个处理器复杂度递增CMOS是核心技术NMOSPMOS互补低功耗、高速度存储分两类触发器/SRAM快、贵、不用刷新缓存/寄存器DRAM慢、便宜、要刷新内存定时器本质时钟分频计数比较层层组合设计权衡速度 vs 面积 vs 功耗根据需求选择